3. ترانزستور مجال تأثير التقاطع (JFET)

ترانزستور مجال تأثير التقاطع (JFET)

تتميز MOSFET بعدد من المزايا على ترانزستور تأثير المجال المفصلي (JFET). والجدير بالذكر أن مقاومة دخل MOSFET أعلى من مقاومة JFET. لهذا السبب ، يتم تحديد MOSFET لصالح JFET لمعظم التطبيقات. ومع ذلك ، لا يزال يستخدم JFET في مواقف محدودة وخاصة بالنسبة للتطبيقات التناظرية.

لقد رأينا أن MOSFETs المحسنة تتطلب جهد بوابة غير صفري لتشكيل قناة للتوصيل. لا يمكن أن يتدفق تيار ناقل الأغلبية بين المصدر والصرف بدون جهد البوابة المطبق. على النقيض من ذلك ، يتحكم JFET في توصيل التيار الحامل للأغلبية في قناة حالية بين اتصالين أوميين. يقوم بذلك عن طريق تغيير السعة المكافئة للجهاز.

على الرغم من أننا نتعامل مع JFETs دون استخدام النتائج المشتقة مسبقًا لـ MOSFETs ، إلا أننا سنرى العديد من أوجه التشابه في تشغيل نوعي الأجهزة. تم تلخيص أوجه التشابه هذه في القسم 6: "مقارنة MOSFET مع JFET".

يظهر الشكل التخطيطي للهيكل المادي لل JFET في الشكل 13. مثل BJT ، فإن JFET هو جهاز طرفي ثلاثي. لديها أساسا واحد فقط pn تقاطع بين البوابة والقناة بدلا من اثنين كما هو الحال في BJT (على الرغم من أنه يبدو أن هناك اثنين pn الوصلات الموضحة في الشكل 13 ، يتم توصيلها بالتوازي عن طريق توصيل أطراف البوابة معًا. وبالتالي يمكن معاملتهم على أنه تقاطع واحد).

nالقناة JFET ، الموضحة في الشكل 14 (a) ، تم إنشاؤها باستخدام شريط nمن نوع المواد مع اثنين pمواد من النوع المنتشر في الشريط ، واحدة على كل جانب. ال pقناة JFET لديه شريط من pمن نوع المواد مع اثنين nمواد من النوع المنتشر في الشريط ، كما هو مبين في الشكل 13 (ب). يوضح الشكل 13 أيضًا رموز الدوائر.

لاكتساب نظرة ثاقبة على تشغيل JFET ، دعونا توصيل nقناة JFET إلى دارة خارجية كما هو موضح في الشكل 14 (a). امدادات التيار الكهربائي الإيجابية ، VDD، يطبق على التصريف (وهذا مشابه لل VCC امدادات التيار الكهربائي ل BJT) والمصدر هو موصولة المشتركة (الأرض). بوابة امدادات الجهد ، VGG، يطبق على البوابة (هذا مشابه ل VBB ل BJT).

الهيكل المادي لل JFET

الشكل 13- الهيكل المادي لل JFET

VDD يوفر مصدر استنزاف الجهد ، vDS، الذي يسبب تيار التصريف ، iD، لتتدفق من استنزاف إلى مصدر. نظرًا لأن تقاطع بوابة المصدر يكون منحازيًا عكسيًا ، فإن النتائج الحالية لـ البوابة الصفرية. تيار التصريف ، iD، والذي يساوي تيار المصدر ، موجود في القناة المحاطة بـ pبوابة من النوع. الجهد إلى بوابة المصدر ، vGS، وهو ما يساوي ، يخلق أ منطقة نضوب في القناة مما يقلل من عرض القناة. وهذا بدوره يزيد من المقاومة بين الصرف والمصدر.

ن قناة JFET

الشكل 14 - N-channel JFET متصل بالدوائر الخارجية

نحن نعتبر JFET العملية مع vGS = 0 ، كما هو مبين في الشكل 14 (ب). تيار التصريف ، iD، من خلال nتتسبب القناة من التصريف إلى المصدر في انخفاض الجهد على طول القناة ، مع وجود احتمالية أعلى عند تقاطع بوابة التصريف. هذا الجهد الإيجابي عند تقاطع بوابة التصريف ينحاز عكس pn يتم التوصيل وينتج منطقة استنزاف ، كما هو موضح في المنطقة المظللة باللون الداكن في الشكل 14 (b). عندما نزيد vDS، واستنزاف الحالي ، iD، يزيد أيضًا ، كما هو موضح في الشكل 15.

يؤدي هذا الإجراء إلى منطقة استنزاف أكبر وزيادة مقاومة القناة بين الصرف والمصدر. مثل vDS زيادة ، يتم الوصول إلى نقطة تقطع فيها منطقة النضوب القناة بأكملها عند حافة الصرف ويصل تيار الصرف إلى نقطة التشبع. إذا قمنا بزيادة vDS وراء هذه النقطة ، iD لا يزال ثابتا نسبيا. قيمة استنزاف المشبعة الحالية مع VGS = 0 هي معلمة مهمة. انها استنزاف مصدر تشبع التيار, IDSS. وجدنا أن يكون KVT2 لوضع نضوب MOSFET. كما يتضح من الشكل 15 ، زيادة vDS وراء هذه القناة ما يسمى قرصة حالا نقطة (-VP, IDSS) يسبب زيادة طفيفة جدا في iD، و iD-vDS يصبح المنحنى المميز مسطحًا تقريبًا (أي iD لا يزال ثابتا نسبيا كما vDS يزداد كذلك). أذكر ذلك VT (المعينة الآن VP) هو سلبي ل nقناة الجهاز. يتم الحصول على التشغيل خارج نقطة الإغلاق (في منطقة التشبع) عندما يكون جهد التصريف ، VDS، أكبر من -VP (انظر الشكل 15). كمثال ، دعنا نقول VP = -4V ، وهذا يعني أن الجهد استنزاف ، vDS، يجب أن تكون أكبر من أو تساوي - (- 4V) حتى تظل JFET في منطقة التشبع (التشغيل العادي).

يشير هذا الوصف إلى أن JFET هو جهاز من النوع المستنفد. نتوقع أن تكون خصائصه مماثلة لخصائص MOSFET المستنفدة. ومع ذلك ، هناك استثناء مهم: في حين أنه من الممكن تشغيل MOSFET من النوع المستنفد في وضع التحسين (من خلال تطبيق إيجابي vGS إذا كان الجهاز هو n- القناة) هذه ليست عملية في جهاز JFET-type. في الممارسة العملية ، والحد الأقصى vGS يقتصر على 0.3V تقريبا منذ pnيظل الوصل مفصولًا بشكل أساسي مع هذا الجهد الأمامي الصغير.

الشكل 15 –– iD مقابل vDS سمة ل nقناة JFET (VGS = 0V)

3.1 JFET تباين جهد البوابة إلى المصدر

في القسم السابق ، قمنا بتطوير iD-vDS منحنى مميزة مع VGS = 0. في هذا القسم ، نعتبر الأمر كاملاً iD-vDS خصائص القيم المختلفة لل vGS. لاحظ أنه في حالة BJT ، فإن المنحنيات المميزة (iC-vCE) يملك iB كمعلمة. و FET هو جهاز التحكم في الجهد حيث vGS هل السيطرة. الشكل 16 يظهر iD-vDS منحنيات مميزة لكلا nقناة و pقناة JFET.

الشكل 16-iD-vDS منحنيات مميزة ل JFET

كما يزيد  (vGS هو أكثر سلبية ل nقناة وأكثر إيجابية ل p- القناة) تتشكل منطقة النضوب ويتم تحقيق قرصة الخروج للقيم الأقل iD. وبالتالي ل nقناة JFET من الشكل 16 (أ) ، الحد الأقصى iD يقلل من IDSS as vGS يرصد أكثر سلبية. إذا vGS وانخفض كذلك (أكثر سلبية) ، قيمة vGS يتم التوصل بعد ذلك iD سيكون صفر بغض النظر عن قيمة vDS. هذه القيمة من vGS يسمى VGS (OFF)الطرق أو قرصة قبالة الجهد (Vp). قيمة ال Vp هو سلبي ل nقناة JFET وإيجابية ل pقناة JFET. Vp يمكن مقارنة VT لوضع نضوب MOSFET.

خصائص نقل 3.2 JFET

خاصية النقل هي قطعة من تيار التصريف ، iD، كدالة من الجهد التصريف إلى المصدر ، vDS، مع vGS يساوي مجموعة من الفولتية الثابتة (vGS = -3V ، -2 ، -1V ، 0V في الشكل 16 (a)). خاصية النقل مستقلة تقريبًا عن قيمة vDS منذ بعد وصول JFET إلى قرصة ، iD يبقى ثابتا نسبيا لزيادة قيم vDS. هذا يمكن أن ينظر إليه من iD-vDS منحنيات الشكل 16 ، حيث يصبح كل منحنٍ مسطحًا تقريبًا لقيم vDS>Vp.

في الشكل 17 ، نعرض خصائص النقل و iD-vDS خصائص ل nقناة JFET. نحن مؤامرة هذه مع المشتركة iD محور لإظهار كيفية الحصول على واحد من الآخر. يمكن الحصول على خصائص النقل من امتداد iD-vDS المنحنيات كما هو موضح بالخطوط المتقطعة في الشكل 17. الطريقة الأكثر فائدة لتحديد خاصية النقل في منطقة التشبع هي العلاقة التالية (معادلة شوكلي):


16

وبالتالي ، نحن بحاجة إلى معرفة فقط IDSS و Vp لتحديد الخاصية بأكملها. غالبًا ما تقدم أوراق بيانات الشركات المصنعة هاتين المعلمتين ، لذلك يمكن إنشاء خاصية النقل. Vp في ورقة مواصفات الشركة المصنعة كما هو موضح VGS (OFF). لاحظ أن iD المشبعة (أي تصبح ثابتة) مثل vDS يتجاوز الجهد اللازم للقناة لقرص قبالة. يمكن التعبير عن ذلك كمعادلة لـ vDS، جلس For كل منحنى ، على النحو التالي:


17

As vGS يصبح أكثر سلبية ، يحدث قرصة قبالة في القيم الدنيا لل vDS ويصبح تشبع التيار أصغر. المنطقة المفيدة للتشغيل الخطي أعلى من الضيق وأسفل جهد الانهيار. في هذه المنطقة، iD مشبع وقيمته تعتمد عليه vGSحسب المعادلة (16) أو خاصية النقل.

الشكل 17 - منحنيات خصائص نقل JFET

نقل و iD-vDS تختلف المنحنيات المميزة لـ JFET ، والتي تظهر في الشكل 17 ، عن المنحنيات المقابلة لـ BJT. يمكن تمثيل منحنيات BJT كمسافة متساوية للخطوات الموحدة في التيار الأساسي بسبب العلاقة الخطية بين iC و iB. ليس لدى JFET و MOSFET أي تيار مشابه للتيار الأساسي لأن تيارات البوابة صفرية. لذلك ، نحن مضطرون لإظهار عائلة المنحنيات iD مقابل vDS، والعلاقات غير خطية للغاية.

الفرق الثاني يتعلق بحجم وشكل المنطقة الأوم من المنحنيات المميزة. تذكر أنه عند استخدام BJTs ، نتجنب التشغيل غير الخطي عن طريق تجنب 5٪ من قيم vCE (أي ، و منطقة التشبع). نرى أن عرض المنطقة الأومية لـ JFET هو وظيفة جهد البوابة إلى المصدر. المنطقة الأومية خطية تمامًا حتى تحدث الركبة بالقرب من القرص. هذه المنطقة تسمى منطقة أومية لأنه عندما يتم استخدام الترانزستور في هذه المنطقة ، فإنه يتصرف مثل المقاوم أوم الذي تحدد قيمته بقيمة vGS. مع انخفاض حجم الجهد من البوابة إلى المصدر ، يزداد عرض المنطقة الأومية. نلاحظ أيضًا من الشكل 17 أن جهد الانهيار هو دالة لجهد البوابة إلى المصدر. في الواقع ، للحصول على تضخيم إشارة خطي معقول ، يجب أن نستخدم فقط جزء صغير نسبيًا من هذه المنحنيات - منطقة العملية الخطية في المنطقة النشطة.

As vDS الزيادات من الصفر ، تحدث نقطة الانهيار في كل منحنى يزيد بعدها تيار التصريف قليلاً vDS يستمر في الزيادة. عند هذه القيمة للجهد التصريف إلى المصدر ، يحدث قرصة قبالة. يتم تمييز قيم القرص في الشكل 17 وترتبط بمنحنى متقطع يفصل المنطقة الأومية عن المنطقة النشطة. مثل vDS يستمر في الزيادة إلى ما بعد قرصة ، يتم الوصول إلى نقطة حيث يصبح الجهد بين الصرف والمصدر كبيرًا للغاية انهيار الانهيار يحدث. (هذه الظاهرة تحدث أيضا في الثنائيات وفي BJTs). عند نقطة الانهيار ، iD الزيادات الحادة مع زيادة ضئيلة في vDS. يحدث هذا الانهيار في نهاية الصرف عند تقاطع قناة البوابة. وبالتالي ، عندما الجهد بوابة الصرف ، vDG، يتجاوز الجهد انهيار (BVGDS ل pn تقاطع) ، يحدث الانهيار [لـ vGS = 0 V]. عند هذه النقطة ، فإن iD-vDS تعرض الخاصية الشكل الغريب الموضح في الجزء الأيمن من الشكل 17.

المنطقة بين الجهد قرصة وانهيار الانهيار يسمى المنطقة النشطة ، منطقة التشغيل مكبر للصوت ، منطقة التشبعالطرق أو قرصة قبالة المنطقة. عادة ما تسمى منطقة أوم (قبل قرصة قبالة) الصمام الثلاثي المنطقة، لكنه يطلق عليه في بعض الأحيان الجهد تسيطر المنطقة. يتم تشغيل JFET في منطقة أوم عند الرغبة في المقاوم المتغير وفي تبديل التطبيقات.

الجهد انهيار هو وظيفة vGS وكذلك الخامسDS. كما يتم زيادة حجم الجهد بين البوابة والمصدر (أكثر سلبية ل nقناة وأكثر إيجابية ل p- القناة) ، ينخفض ​​جهد الانهيار (انظر الشكل 17). مع vGS = Vp، تيار التصريف هو صفر (باستثناء تيار تسرب صغير) ، ومع vGS = 0 ، يشبع تيار التصريف قيمة ،


18

IDSS هل تشبع استنزاف إلى المصدر الحالي.

بين قرصة الانهيار والانهيار ، يكون تيار التصريف مشبعًا ولا يتغير بشكل ملحوظ كدالة vDS. بعد JFET يمر نقطة التشغيل قرصة قبالة ، وقيمة iD يمكن الحصول عليها من المنحنيات المميزة أو من المعادلة


19

فيما يلي نسخة أكثر دقة من هذه المعادلة (مع مراعاة الميل الطفيف للمنحنيات المميزة):


20

λ مشابه لل λ لـ MOSFETs و 1 /VA ل BJTs. منذ λ صغير ، نحن نفترض ذلك  . هذا يبرر حذف العامل الثاني في المعادلة واستخدام التقريب للتحيز وتحليل الإشارات الكبيرة.

التشبع استنزاف إلى المصدر الحالي ، IDSS، هي وظيفة درجة الحرارة. آثار درجة الحرارة عليها Vp ليست كبيرة. ومع ذلك، IDSS النقصان مع زيادة درجة الحرارة ، يكون النقصان أكبر من 25٪ بالنسبة إلى 100o زيادة في درجة الحرارة. تحدث اختلافات أكبر في Vp و IDSS بسبب الاختلافات الطفيفة في عملية التصنيع. يمكن رؤية ذلك من خلال عرض ملحق 2N3822 حيث يكون الحد الأقصى IDSS هو 10 mA والحد الأدنى هو 2 mA.

التيارات والفولتية في هذا القسم مقدمة ل nقناة JFET. القيم ل pالقناة JFET هي عكس تلك المقدمة ل n-قناة.

3.3 JFET Small-Signal ac Model

يمكن اشتقاق نموذج الإشارة الصغيرة JFET باتباع نفس الإجراءات المستخدمة في MOSFET. يعتمد النموذج على علاقة المعادلة (20). إذا نظرنا فقط في ac مكون من الفولتية والتيارات ، لدينا


21

يتم إعطاء المعلمات في المعادلة (21) بواسطة مشتقات جزئية ،


22

يظهر النموذج الناتج في الشكل 18. لاحظ أن النموذج مطابق لنموذج MOSFET المشتق مسبقًا ، إلا أن قيم gm و ro يتم حسابها باستخدام صيغ مختلفة. في الواقع الصيغ متطابقة إذا Vp يتم استبدال ل VT.

الشكل 18 - نموذج التيار المتردد للإشارة الصغيرة JFET

لتصميم مكبر للصوت JFET ، Q- نقطة ل dc يمكن تحديد تيار التحيز إما بيانيا ، أو باستخدام تحليل الدائرة على افتراض وضع قرصة قبالة الترانزستور. ال dc يجب أن يقع التحيز الحالي عند Q-point بين 30٪ و 70٪ من IDSS. يحدد موقع Q-point في المنطقة الأكثر خطية للمنحنيات المميزة.

العلاقة بين iD و vGS يمكن رسمه على رسم بياني بدون أبعاد (أي منحنى عادي) كما هو موضح في الشكل 20.

المحور العمودي لهذا الرسم البياني هو iD/IDSS والمحور الأفقي هو vGS/Vp. منحدر المنحنى هو gm.

إجراء معقول لتحديد القيمة الهادئة بالقرب من مركز منطقة التشغيل الخطية هو اختيار و. لاحظ من الشكل 6.20 أن هذا يقع بالقرب من نقطة منتصف المنحنى. بعد ذلك ، نختار. هذا يعطي مجموعة واسعة من القيم لـ vds التي تبقي الترانزستور في وضع قرصة قبالة.

الشكل 20 -iD/IDSS مقابل vGS/Vp

يمكننا أن نجد الموصل في نقطة Q - إما من منحدر منحنى الشكل 20 أو باستخدام المعادلة (22). إذا استخدمنا هذا الإجراء ، يتم إعطاء المعلمة transconductance بواسطة ،


23

تذكر أن هذه القيمة gm يعتمد على افتراض أن ID تم تعيين في نصف IDSS و VGS . 0.3Vp. تمثل هذه القيم عادة نقطة بداية جيدة لإعداد القيم الهادئة لـ JFET.