محاكاة SystemVerilog
فيريلوج A ومحاكاة AMS
Jump to TINA Main Page & General Information
SystemVerilog هو امتداد للغة وصف أجهزة Verilog ، المضمنة أيضًا في TINA.
في TINA SystemVerilog تتم ترجمته تلقائيًا إلى SystemC والتي يمكن تجميعها باستخدام MS Visual Studio لتوفير رمز سريع للغاية ومحسن. يمكنك العثور على العديد من أمثلة الدوائر في مجلد Examples \ HDL \ SystemVerilog في TINA.