محاكاة VHDL-AMS

تم تضمين محاكاة VHDL-AMS في TINA في جميع الإصدارات

اذهب إلى صفحة TINA الرئيسية والمعلومات العامة

محاكاة VHDL
فيريلوج المحاكاة
محاكاة Verilog-A & AMS
محاكاة SystemVerilog
محاكاة النظام

VHDL-AMS هو امتداد للغة وصف أجهزة VHDL ، المضمنة أيضًا في TINA. ويشمل Analog و Mالتاسع-Sامتدادات جذعية (AMS) للغة VHDL الرقمية البحتة من أجل محاكاة أنظمة الإشارات التناظرية والمختلطة. يمكنك العثور على العديد من أمثلة الدوائر في مجلد Examples \ HDL \ VHDL-AMS في TINA.

مثال على VHDL-AMS:

المحاكاة باستخدام VHDL-AMS: TINA HDL Editor image1

المحاكاة باستخدام VHDL-AMS: TINA HDL Editor image2

المحاكاة باستخدام VHDL-AMS: TINA HDL Editor image3

المحاكاة باستخدام VHDL-AMS: TINA HDL Editor image4