Симулация на Verilog A и AMS

Jump to TINA Main Page & General Information

Днес най-широко използваният език за описание на схемите на електрониката и моделите на устройствата е Spice netlist формат (1973). Както и да е Spice Netlists често са трудни за четене и разбиране, а на тях им липсват много функционалности на езиците за програмиране, от които инженерите ще се нуждаят, докато създават модели и симулации.

Сравнително новият език на Verilog-A (1995) осигурява алтернативен метод с лесен за четене стил на стил на програмиране C, подобен на синтаксиса. Така Verilog-A е подходящ приемник на SPICE netlists за описване на топологии на вериги.

Още по-усъвършенстваният метод за описание на електронната схема, съдържащ както аналогови, така и цифрови компоненти, е езикът Verilog-AMS. Както забелязахме по-рано, Verilog-AMS е производно на чисто цифровия Verilog, разширен с чисто аналоговия Verilog A и интерфейс за свързване на аналогови и цифрови части.

Повечето от библиотеките на TINA са в Spice формат на netlist. Въпреки това вече можете да създавате и импортирате модели и да поставяте TINA макроси във формат Verilog-A и Verilog-AMS. Можете да намерите няколко езикови примера, модели устройства и схеми в Примери\HDL\Verilog-A намлява Примери\HDL\Verilog-AMS папки на TINA.

Пример на Verilog-AMS:

Следващата верига съдържа макроси с цифров аналогов конвертор (DAC) със сериен периферен интерфейс (SPI) и макрос за тестови стенд, генериращ цифров SPI сигнал. Моделът на DAC е определен в Verilog AMS. Интересното е, че изпитвателният стенд от лявата страна е написан на VHDL, което е пример за смесване на различни HDL, но тук ще се концентрираме върху макроса на Verilog AMS отдясно. Тази схема (DAC VAMS.TSC) е включена в папката EXAMPLESVerilog AMS на TINA.

В TINA можете да видите кода на Verilog AMS на модела на DAC, ако щракнете двукратно върху DAC макроса и натиснете бутона Enter Macro.

Част от кода е показана по-долу:

Няма да навлизаме в подробен анализ на кода. Ние просто искаме да покажем, че в първата част, показана по-горе, модулът DA Verilog преобразува серийния сигнал в аналогов сигнал (VOUTA).

В края на макроса, показан по-горе (в TINA можете да превъртите надолу), модулът DA се извиква и сигналът се изглажда от обикновен операционен усилвател и RC филтър, като се използват инструкциите на Verilog A. Можете също да видите дефиницията на кондензатора в кодовия фрагмент по-горе.