Simulació de circuits electrònics de Verilog Digital

Simulació de circuits electrònics de Verilog Digital

Jump to TINA Main Page & General Information 

TINA també inclou un potent motor de simulació digital Verilog. L’avantatge de Verilog en comparació amb VHDL és que és més fàcil d’aprendre i entendre, però hi ha més funcions a VHDL.

TINA pot traduir els models Verilog i els altres components digitals a un codi VHDL sintetitzable i, mitjançant el programari Webpack de Xilinx, es pot generar el fitxer de flux de bits que descriu la implementació del disseny i després carregar-lo als xips Xilinx FPGA.

El següent circuit compara el mateix circuit complet d’addició mitjançant VHDL i Verilog.
Simulació de Verilog Digital, imatge 1

La part esquemàtica és la mateixa, només els codis de les macros són diferents.

Podeu fer doble clic a les macros VHDL o Verilog i premeu Intro Macro per veure els detalls complets i editar el codi si voleu:

Les parts essencials són molt similars:

VerilogVHDL
assign S = A ^ BS <= (A xor B)
assign C = A & BC <= (A and B)
Si executeu l'anàlisi de temporització digital al menú Anàlisi. Apareixerà el següent diagrama:

Podeu veure que els senyals de sortida d’aquests models són exactament iguals.