Verilog A i AMS Simulation

Verilog A i AMS Simulation

Jump to TINA Main Page & General Information 

Avui, el llenguatge més utilitzat per descriure circuits i models de dispositius electrònics és el Spice format netlist (1973). No obstant això, el Spice Les netlists sovint són difícils de llegir i entendre, i manquen de moltes de les funcionalitats dels llenguatges de programació que els enginyers necessitarien per crear models i simulacions.

El llenguatge relativament nou de Verilog-A (1995) proporciona un mètode alternatiu amb un estil de llenguatge de programació C fàcil de llegir, com la sintaxi. Per tant, Verilog-A és un successor adequat del SPICE netlists per descriure topologies de circuits.

Un mètode encara més sofisticat per descriure el circuit electrònic, que conté components analògics i digitals, és el llenguatge Verilog-AMS. Com hem observat anteriorment, Verilog-AMS és un derivat del Verilog purament digital estès amb el Verilog A purament analògic i una interfície per a la connexió de les parts analògiques i digitals.

La majoria de les biblioteques de dispositius de TINA es troben a Spice format netlist. Tanmateix, ja podeu crear i importar models i col·locar macros TINA en format Verilog-A i Verilog-AMS. Podeu trobar diversos exemples d’idiomes, models de dispositius i circuits a la carpeta ExemplVerilog A de TINA.

Exemple de Verilog-AMS:

El següent circuit conté una macro de convertidor analògic digital (DAC) amb interfície de perifèria sèrie (SPI) i una macro de banc de proves que genera el senyal SPI digital. El model DAC es defineix a Verilog AMS. Curiosament, el banc de proves del costat esquerre està escrit en VHDL, que és un exemple de barreja de diferents HDL, però aquí ens centrarem en la macro Verilog AMS a la dreta. Aquest circuit (DAC VAMS.TSC) està inclòs a la carpeta EXAMPLESVerilog AMS de TINA.

A TINA podeu veure el codi Verilog AMS del model DAC si feu doble clic a la macro DAC i premeu el botó Enter Macro.

A continuació es mostra una part del codi:

No anem a analitzar detalladament el codi. Només volem demostrar que a la primera part anterior, el mòdul DA Verilog converteix el senyal en sèrie en un senyal analògic (VOUTA).

Al final de la macro que es mostra a continuació (a TINA podeu desplaçar-vos cap avall), es diu el mòdul DA i el senyal es suavitza amb un simple opamp i un filtre RC amb les instruccions de Verilog A. També podeu veure la definició del condensador en el fragment de codi següent.