10. Návrh zesilovače FET

Návrh zesilovače FET

Nyní zkoumáme rozšíření analýzy zesilovače FET prezentované dříve v této kapitole na návrh zesilovačů FET. Pokusíme se definovat neznámé v konstrukčním problému a poté vyvinout rovnice pro řešení těchto neznámých. Jako ve většině designu elektroniky, počet rovnic bude menší než počet neznámých. Dodatečná omezení jsou stanovena tak, aby splňovala určité celkové cíle (např. Minimální náklady, nižší výkonnost v důsledku změn parametrů).

10.1 Zesilovač CS

Postup navrhování CS zesilovače je uveden v této části. Zredukujeme návrh JFET a snížení výkonu zesilovače MOSFET na organizovaný postup. I když se to může zdát

snížit design na velmi rutinní proces, musíte se přesvědčit, že rozumíte původu každého kroku, protože může být následně požadováno několik variací. Pokud vše, co pro konstrukci CS zesilovače děláte, je bezmyšlenkovité „připojení“ k krokům, které představujeme, chybí vám celá podstata této diskuse. Jako inženýr se snažíte dělat věci, které jsou ne rutiny. Omezení teorie na organizovaný přístup je to, co budete dělat. Nebudete jednoduše aplikovat přístupy, které už pro vás udělali jiní.

Zesilovače jsou navrženy tak, aby splňovaly požadavky na zisk za předpokladu, že požadované specifikace jsou v rozsahu tranzistoru. Obvykle jsou specifikovány napájecí napětí, odpor zátěže, napěťový zisk a vstupní odpor (nebo proudový zisk). Úkolem designéra je vybrat hodnoty odporu R1, R2, RD, a RS. Postupujte podle kroků v postupu podle obrázku 40. Tento postup předpokládá, že zařízení bylo vybráno a jeho vlastnosti jsou známy.

Obrázek 40 JFET CS zesilovač

Nejprve vyberte bod Q v oblasti nasycení křivek charakteristik FET. Příklad je uveden na křivkách na obrázku 40 (b). To identifikuje VDSQ, VGSQ, a IDQ.

Nyní řešíme dva rezistory ve výstupní smyčce, RS a RD. Protože existují dva neznámé, vyžadujeme dvě nezávislé rovnice. Začneme psaním dc Rovnice KVL kolem smyčky zdroje odvodu,

 (58)

Řešení pro součet výnosů dvou odporů

 (59)

 (60)

Odpor, RD, je v této rovnici jediný neznámý. Řešení pro RD Výsledkem je kvadratická rovnice, která má dvě řešení, jedno negativní a jedno pozitivní. Pokud to má za následek pozitivní řešení RD > K1, což znamená negativní RSmusí být vybrán nový Q-bod (tj. restartování návrhu). Pokud se získá pozitivní roztok RD < K1, můžeme pokračovat.

Nyní, když RD je známo, řešíme RS pomocí rovnice (59), rovnice smyčky od zdroje ke zdroji.

 (61)

S RD a RS známé, potřebujeme jen najít R1 a R2.

Začneme přepisováním rovnice KVL pro smyčku zdroje brány.

 (62)

Napětí, VGS, má opačnou polaritu VDD. Tak termín IDQRS musí být větší než VGSQ v rozsahu. V opačném případě, VGG bude mít opačnou polaritu od VDD, což není možné podle rovnice (62).

Nyní řešíme R1 a R2 za předpokladu, že. \ t VGG našel má stejná polarita as VDD. Tyto hodnoty rezistoru jsou vybrány nalezením hodnoty RG z rovnice proud-zisk nebo ze vstupního odporu. Řešíme R1 a R2.

 (63)

Předpokládejme, že rovnice (62) má za následek a VGG který má proti přepólování of VDD. Není možné řešit R1 a R2. Praktický způsob, jak postupovat, je nechat VGG = 0 V.   . Od té doby VGG je zadán rovnicí (62), dříve vypočítanou hodnotou RS nyní je třeba upravit.

Obrázek 41 - CS zesilovač

Na obrázku 41, kde je kondenzátor použit k obejití části RS, rozvíjíme novou hodnotu RS následujícím způsobem:

 (64)

Hodnota RSdc is RS1 + RS2 a hodnotu RVak is RS1.

Teď, když máme nový RSdc, musíme opakovat několik dřívějších kroků v návrhu. Znovu určujeme RD pomocí KVL pro smyčku od zdroje ke zdroji.

 (65)

Problém návrhu se nyní stává jedním z výpočtů RS1 a RS2 namísto nalezení pouze jednoho zdrojového odporu.

S novou hodnotou pro RD of K1 - RSdc, jdeme k vyjádření zesílení napětí rovnice (60) s RVak používá ac spíše než RS. Následující postup musí být přidán do postupu návrhu:

Shledáváme RVak (což je jednoduše RS1) z rovnice zesílení napětí

 (66)

RVak je v této rovnici jediný neznámý. Řešíme to, zjistíme

 (67)

Předpokládejme, že teď RVak je pozitivní, ale menší než RSdc. Toto je žádoucí stav již od té doby

 (68)

Pak je náš design kompletní a

  (69)

Předpokládejme, že RVak je pozitivní, ale větší než RSdc. Zesilovač nemůže být navržen s napětím a Q-bodem. Musí být zvolen nový bod Q. Pokud je zesílení napětí příliš vysoké, nemusí být možné provést návrh s žádným bodem Q. Může být zapotřebí jiný tranzistor nebo může být vyžadováno použití dvou oddělených stupňů.

10.2 CD zesilovač

Nyní představujeme postup návrhu zesilovače CD JFET. Jsou specifikovány následující veličiny: proudový zisk, odpor zátěže a VDD. Místo aktuálního zesílení lze zadat vstupní odpor. Při studiu následujícího postupu si přečtěte obvod na obrázku 39. Ještě jednou vám připomínáme, že proces redukce teorie na soubor kroků je důležitou součástí této diskuse - nikoli skutečnými kroky.

Nejprve vyberte bod Q ve středu charakteristických křivek FET pomocí obrázku 20 („Kapitola 3: Tranzistor s efektem spojovacího pole (JFET)“). Tento krok určuje VDSQ, VGSQ, IDQ a gm.

Můžeme řešit odpor připojený ke zdroji zapisováním dc Rovnice KVL kolem smyčky od zdroje ke zdroji.

 (70)

z nichž nacházíme dc Hodnota RS,

 (71)

Další najdeme ac hodnota odporu, RVak, z rovnice přeskupeného proudu, rovnice (55).

 (72)

kde RG = Rin. Pokud vstupní odpor není specifikován, nechte RVak = RSdc a vypočítat vstupní odpor z rovnice (72). Pokud vstupní odpor není dostatečně vysoký, může být nutné změnit polohu Q-bodu.

If Rin je nutné počítat RVak z rovnice (72). V takových případech, RVak se liší od RSdc, takže obejdeme část RS s kondenzátorem.

Nyní se zaměříme na vstupní obvody. Určujeme VGG pomocí rovnice,

 (73)

Ve FET zesilovači s následným zdrojem se nevytváří žádná inverze fáze VGG normálně má stejnou polaritu jako napájecí napětí.

Nyní, když VGG je známo, určujeme hodnoty R1 a R2 z Theveninova ekvivalentu předpětí

 (74)

Obvykle je v SF dostatek vypouštěcího proudu, aby se vytvořilo opačné polarity napětí potřebné k vyrovnání záporných napětí požadovaných hradlem JFET. Proto lze použít normální předpětí dělení napětí.

Obrázek 44 - CD zesilovač s částí RS

Nyní se vrátíme k problému zadávání vstupního odporu. Můžeme předpokládat, že část RS je vynechán, jako na obrázku 44, což vede k různým hodnotám RVak a RSdc. Pro řešení používáme rovnici (71) RSdc. Dále necháme RG se rovná zadané hodnotě Rina pro řešení použijte rovnici (72) RVak.

V případě, že RVak výše je menší než RSdc, design je proveden obcházením RS2 s kondenzátorem. Pamatuj si to RVak = RS1 a RSdc = RS1 + RS2. Na druhé straně, RVak je větší než RSdc, bod Q musí být přesunut na jiné místo. Vybereme menší VDS což způsobí, že se zvýší napětí RS1 + RS2, Což RSdc větší. Li VDS nelze dostatečně snížit RSdc větší než RVak, pak zesilovač nemůže být navržen s daným proudovým ziskem, Rina typu FET. Jedna z těchto tří specifikací musí být změněna, nebo musí být použit druhý stupeň zesilovače pro dosažení požadovaného zisku.

10.3 SF Bootstrap zesilovač

Nyní zkoumáme variantu CD zesilovače známého jako SF (nebo CD) bootstrap FET zesilovač. Tento okruh je zvláštním případem SF zvaného bootstrap obvod a je znázorněn na obrázku 45.

Zde je vychýlení vyvíjeno pouze v části zdroje rezistoru. To snižuje potřebu přemostění kondenzátoru napříč částí zdrojového rezistoru a dosahuje tak mnohem většího vstupního odporu než je obvyklé. Tato konstrukce nám umožňuje využít vysoké impedanční charakteristiky FET bez použití vysoké hodnoty hradlového odporu, RG.

Ekvivalentní obvod z obr. 46 se používá k vyhodnocení činnosti obvodu

Sledovač zdroje Bootstrap

Obrázek 45 - Sledovač zdroje

Předpokládáme to iin je dostatečně malý, aby přiblížil proud v RS2 as i1. Pak se zjistí výstupní napětí

 (75)

kde

 (76)

Je-li předpoklad iin není platný, je nahrazen výrazem

 (77)

Rovnice KVL na vstupních výtěžcích vin následujícím způsobem:

 (78)

Proud, i1, je nalezen ze vztahu oddělovače proudu,

 (79)

Kombinování rovnic (79) a (78) výnosů,

 (80)

Druhá rovnice pro vin kolem smyčky RG a RS2 jak následuje.

 (81)

Vyloučíme vin nastavením rovnice (80) rovnou rovnici (81) a vyřeší iin k získání

 (82)

Vstupní odpor, Rin = vin/iin, je nalezen dělením rovnice (81) rovnicí (82) s výsledkem,

 (83)

RG je v této rovnici jediným neznámým, takže můžeme vyřešit,

 (84)

Aktuální zisk je

 (85)

Nyní můžeme použít rovnice odvozené dříve spolu s pozorováním RS - RS2 = RS1 aby se vyřešil aktuální zisk.

 (86)

Zisk napětí je

 (87)

Všimněte si, že jmenovatel v rovnici (84) je větší než čitatel, což ukazuje, že RG <(Rin-RS2). To dokazuje, že může být dosaženo velkého vstupního odporu bez toho, aby měl stejnou velikost jako RG.