2. Metal-oxid Semiconductor FET (MOSFET)

Metal-oxid Semiconductor FET (MOSFET)

Polovodičový FET (MOSFET) s kovovým oxidem je čtyři terminálové zařízení. Terminály jsou zdroj (S), brána (G) a odtok (D), substrát or tělo tvoří čtvrtý terminál. MOSFET je konstruován s hradlovým terminálem izolovaným od kanálu s dielektrikem oxidu křemičitého. MOSFETy mohou být buď vyčerpání or režimu vylepąení. Krátce definujeme tyto dva termíny.

MOSFET: n-kanálová deplece

Obrázek 1 - n-kanálová deplece MOSFET

MOSFETy jsou někdy označovány jako IGFETs (Insulated Gate Field-Effect Transistors) díky SiO2 vrstva použitá jako izolátor mezi branou a substrátem. Začneme naší analýzou s MOSFETem v deplečním režimu. Stejně jako BJT mohou být npn or PNP, MOSFETy mohou být buď n- kanál (NMOS) nebo p-channel (PMOS). Obrázek 1 ilustruje fyzickou strukturu a symbol nvyčerpání kanálu MOSFET. Všimněte si, že substrát je připojen ke zdrojovému terminálu. Tak tomu bude téměř vždy.

Deplece MOSFET je konstruována s a fyzikální mezi kanálem a zdrojem. V důsledku toho, když napětí, vDS, je aplikován mezi odtokem a zdrojem, proudem, iD, existuje mezi odtokem a zdrojem, i když terminál brány G zůstává nepřipojen (vGS = 0 V).

Stavba n- vyčerpání kanálů MOSFET začíná znakem pkřemíku. n-dopované zdroje a odvodňovací studny tvoří nízkoodporové spoje mezi konci n-kanál, jak je znázorněno na obrázku 1. Tenká vrstva oxidu křemičitého se nanáší na plochu mezi zdrojem a odtokem. SiO2 je izolátor. Hliníková vrstva je nanesena na izolátor oxidu křemičitého, aby vytvořila hradlový terminál. V provozu, negativní vGS vytlačuje elektrony z oblasti kanálu, čímž vyčerpává kanál. Když vGS dosáhne určitého napětí, VT, kanál je sevřený. Pozitivní hodnoty vGS zvětšit velikost kanálu, což má za následek zvýšení proudu odtoku. Deplece MOSFET může pracovat s kladnými nebo zápornými hodnotami vGS. Jelikož je brána izolována od kanálu, je hradlový proud zanedbatelně malý (v pořadí 10-12 A).

MOSFET: deplece p-kanálu

Obrázek 2 - deplece p-kanálu MOSFET

Obrázek 2 je srovnatelný s obrázkem 1, kromě toho, že jsme změnili n- vyčerpání kanálu MOSFET na a pvyčerpání kanálu MOSFET.

Projekt n-Kanálové zesílení MOSFET je znázorněno na obrázku 3 spolu se symbolem obvodu. Toto je nejběžněji používaná forma tranzistoru s efektem pole.

n-kanálové vylepšení MOSFET

Obrázek 3 - vylepšení n-kanálu MOSFET

Projekt nvylepšení kanálů MOSFET se liší od deplece MOSFET tím, že nemá tenké n-vrstva. To vyžaduje kladné napětí mezi bránou a zdrojem pro vytvoření kanálu. Tento kanál je tvořen působením kladného napětí od zdroje ke zdroji, vGS, který přitahuje elektrony z oblasti substrátu mezi. \ t n- vypuštěný odtok a zdroj. Pozitivní vGS způsobuje akumulaci elektronů na povrchu pod oxidovou vrstvou. Když napětí dosáhne prahové hodnoty, VT, dostatečný počet elektronů je přitahován do této oblasti, aby se choval jako vodivý n-kanál. Žádný znatelný odtok, iD existuje do vGS přesahuje VT.

Obrázek 4 je srovnatelný s obrázkem 3, kromě toho, že jsme změnili nvylepšení kanálů MOSFET na a pvylepšení kanálů MOSFET.

vylepšení p-kanálu MOSFET

Obrázek 4 - vylepšení p-kanálu MOSFET

Jako souhrn uvádí rodina MOSFET identifikační iD proti vGS křivky znázorněné na obrázku 5. Každá charakteristická křivka je vyvinuta s dostatečným napětím zdroje vDS  udržovat zařízení v normální provozní oblasti. \ t iD proti vDS křivek. Diskuse v dalších částech definuje prahové napětí VT pro oba MOSFETy a MOSFETy.

Obrázek 5 -  iD proti vGS charakteristiky rodiny MOSFET pro dostatečné napětí zdroje VDS

Charakteristiky terminálu 2.1 MOSFET

Nyní, když jsme představili základní strukturu a základ pro provoz MOSFET, použijeme přístup k prozkoumání chování terminálu zařízení v režimu vylepšení. Nejprve proveďte několik obecných pozorování z obrázku 1. Představte si normální tok proudu v MOSFETu jako z odtoku ke zdroji (stejně jako v BJT je mezi kolektorem a emitorem). Stejně jako u npn BJT, mezi odtokem a zdrojem existují dvě diody back-to-back. Proto musíme na bránu aplikovat vnější napětí, aby mezi proudem a zdrojem proudil proud.

Pokud uzemníme zdroj a aplikujeme kladné napětí na hradlo, toto napětí je účinně napětím hradlo-zdroj. Kladné napětí brány přitahuje elektrony a odpuzuje díry. Pokud napětí překročí prahovou hodnotu (VT), dostatek elektronů je přitahován k vytvoření vodivého kanálu mezi odtokem a zdrojem. V tomto okamžiku se tranzistor zapne a proud je funkcí obou vGS a vDS. Mělo by být jasné, že VT je kladné číslo pro n-kanálové zařízení a záporné číslo pro a p-kanálové zařízení.

Jakmile je kanál vytvořen (tj. vGS >VT), může se v tomto kanálu mezi proudem a zdrojem vyskytnout proud. Tento proudový proud závisí na vDS, ale také záleží na vGS. Kdy vGS jen stěží překračuje prahové napětí, může proudit jen velmi málo proudu. Tak jako vGS stoupá za prahovou hodnotu, kanál obsahuje více nosičů a jsou možné i vyšší proudy. Obrázek 6 ukazuje vztah mezi iD a vDS kde vGS je parametr. Všimněte si, že pro vGS menší než prahová hodnota, žádný proud teče. Pro vyšší vGS, vztah mezi iD a vDS je přibližně lineární, což naznačuje, že MOSFET se chová jako odpor, jehož odpor závisí na vGS.

Obrázek 6 -iD proti vDS pro režim vylepąení n-Kanálový MOSFET kdy vDS je malý

Křivky na obrázku 6 vypadají jako přímky. Nebudou však pokračovat jako přímky, když vDS zvětší se. Připomeňme, že k vytvoření vodivého kanálu se používá kladné napětí hradla. Dělá to přitahováním elektronů. Napětí kladného odtoku dělá totéž. Když se přibližujeme ke konci kanálu, napětí se vytváří vGS-vDS protože tyto dva zdroje jsou proti sobě. Když je tento rozdíl menší než VT, kanál již neexistuje pro celý prostor mezi zdrojem a odtokem. Kanál je omezené na konci odtoku a dále se zvětšuje vDS nevedou k žádnému zvýšení iD. Toto je známé jako normální provozní oblast nebo nasycení oblast znázorněnou na obrázku 7 horizontálním řezem charakteristických křivek. Když je rozdíl větší než VT, říkáme tomu trioda režim, protože potenciály na všech třech terminálech silně ovlivňují proud.

Předchozí diskuse vede k provozním křivkám na obrázku 7.

Obrázek 7 -iD proti vGS pro MOSFET s vylepšeným režimem

Přechod mezi triodou a normální provozní oblastí (označovanou jako oblast nasycení a často identifikovaný jako operace v režimu vypínání) je zobrazen jako čárkovaná čára na obrázku 7, kde


(1)

Kolem křivek v oblasti triody se přibližně řídí vztah,


(2)
V rovnici (2) je K konstanta pro dané zařízení. Jeho hodnota závisí na rozměrech zařízení a materiálech použitých při jeho konstrukci. Konstanta je dána,


(3)
V této rovnici μn je mobilita elektronů; Coxid, oxidová kapacita je kapacita na jednotku plochy brány; W je šířka brány; L je délka brány. Rovnice označuje komplikovaný a nelineární vztah mezi iD a dvě napětí, vDS a vGS. Vzhledem k tomu, že bychom chtěli, aby se odběr proudu lišil přibližně lineárně vGS (nezávislý na vDS), FET není obecně používán v oblasti triody.

Nyní chceme najít rovnici pro provozní křivky v oblasti nasycení. Hodnoty můžeme stanovit na přechodu mezi triode a saturační oblastí vyhodnocením rovnice (2) na přechodu (koleno). To znamená,


(4)
Tato rovnice určuje velikost proudu odtoku na hranici (čárkovaná čára na obrázku 8) jako funkci napětí mezi hradlem a zdrojem vGS. Je-li to nutné, můžeme přičítat lineární křivku charakteristických křivek v oblasti nasycení.


(5)
V rovnici (5), λ je malá konstanta (sklon blízké horizontální části charakteristických křivek znázorněných na obrázku 8). Obvykle je menší než 0.001 (V-1). Pak


(6)

Celá naše předchozí diskuse se zabývala tranzistorem NMOS. Nyní stručně diskutujeme o nezbytných úpravách pro PMOS. Pro PMOS jsou hodnoty vDS bude negativní. Chcete-li vytvořit kanál v programu PMOS, .

Obrázek 8 - Terminální charakteristiky tranzistoru MOSFET

Jediné změny od vlastností tranzistorů NMOS (obr. 7) je, že vodorovná osa je nyní -vDS místo + vDS, a parametrické křivky reprezentují vyšší odtokový proud, jak se snižuje napětí hradla (místo zvýšení pro tranzistor NMOS). Křivky pro zvýšení hodnot proudu odpovídají více zápornému napětí hradla. Když vGS > VT, tranzistor je cut-off. Pro vylepšení PMOS, VT je negativní a pro vyčerpání PMOS, VT je pozitivní.

Rovnice pro proud na přechodu triode oblasti pro tranzistor PMOS je totožná s rovnicí NMOS. To znamená,


(7)
Všimněte si, že vGS a vDS jsou záporná množství. Rovnice pro oblast saturace v tranzistoru PMOS je také totožná s rovnicí NMOS. To znamená,


(8)

Všimněte si, že λ je negativní pro tranzistory PMOS, protože rychlost změny křivky () je negativní.

Vezmeme-li částečnou derivaci obou stran rovnice (6) s ohledem na vGS, , dostaneme


(9)
Preferujeme hodnotu gm být konstantní, zejména pro velké signální výkyvy. Tuto podmínku však můžeme aproximovat pouze tehdy, použijeme-li FET pro aplikace malých signálů. U velkých signálů může být zkreslení tvaru vlny v některých aplikacích nepřijatelné.

MOSFET v režimu 2.2 Depletion

Předchozí část se zabývala MOSFETem v režimu vylepšení. Nyní to kontrastujeme s režimem MOSFET s vyčerpáním. Pro n-kanálový zesilovací režim, pro získání kanálu jsme museli aplikovat kladné napětí na bránu. Toto napětí muselo být dostatečně velké, aby vynucovalo dostatečný počet mobilních elektronů k vytvoření proudu v indukovaném kanálu.

Obrázek 9 - režim vyčerpání n-channel MOSFET

v n-kanálový režim MOSFET, toto kladné napětí nepotřebujeme, protože máme fyzicky implantovaný kanál. To nám umožňuje mít proud mezi svorkami odtoku a zdroje i při záporném napětí přivedeném na bránu. Samozřejmě existuje omezení na množství záporného napětí, které lze aplikovat na bránu, zatímco stále existuje proud mezi odtokem a zdrojem. Tento limit je opět identifikován jako prahové napětí, VT. Změna z režimu vylepšení spočívá v tom, že napětí brány od zdroje může být nyní buď záporné, nebo kladné, jak je znázorněno na obrázku 9.

Rovnice, které definují provoz MOSFET režimu vyčerpání, jsou velmi podobné rovnicím v režimu vylepšení. Hodnota vypouštěcího proudu, když vGS je nula, je identifikován jako IDSS. To se často označuje jako proud saturačního zdroje, Nebo nulový odtokový proud brány. Porovnáme-li rovnice MOSFETu s vylepšeným režimem s režimem deplece, zjistíme


(10)

Pak najdeme,


(11)

Režim vyčerpání MOSFETs jsou k dispozici v diskrétní formě, nebo mohou být vyrobeny na čipech integrovaných obvodů přímo spolu s typy režimu vylepšení. To zahrnuje obojí p-typ a n-typ. To umožňuje větší flexibilitu v technikách návrhu obvodů.

2.3 Obvod ekvivalentní velkému signálu

Nyní chceme vyvinout ekvivalentní obvod, který představuje charakteristiky velkého signálu z obr. 8 [rovnice (5) nebo (8)] v oblasti nasycení. Všimněte si, že odtokový proud, iD, záleží na vGS a vDS. Pro konstantní napětí brána-zdroj pracujeme podél jedné z parametrických křivek obrázku a vztah je přibližně přímka. Přímý vztah mezi proudem a napětím je modelován odporem. Ekvivalentní obvod se proto skládá z rezistoru paralelně se zdrojem proudu, kde hodnota zdroje proudu stanoví část odtokového proudu v důsledku vGS. Sklon křivky závisí na vGS. Sklon je částečný derivát,


(12)

kde r0 je přírůstkový výstupní odpor. Z rovnice [(5) nebo (8) vidíme, že tento odpor je dán


(13)

kde používáme velká písmena VGS pro indikaci, že odpor je definován pro určitou konstantní hodnotu napětí od zdroje ke zdroji. Výsledná aproximace v rovnici (13) vyplývá z rovnice (5) s předpokladem, že λ je malý. Odpor je tedy nepřímo úměrný biasovému proudu, ID. Velký model ekvivalentu signálu je pak dán obrázkem 11 kde r0 je, jak bylo vyvinuto v rovnici (13).

Obrázek 11 - Ekvivalentní obvod velkého signálu

2.4 Malý signál MOSFET

Nyní se chceme podívat na přírůstkové efekty související s rovnicí. Tři parametry obvodu v této rovnici, iD, vGS a vDS jsou složeny z obou dc (zkreslení) a ac komponenty (to je důvod, proč jsme ve výrazech použili horní indexy). Máme zájem o ac komponenty pro model s malým signálem. Vidíme, že vypouštěcí proud je závislý na dvou napětích, bráně ke zdroji a odvodu na zdroj. Pro inkrementální hodnoty můžeme tento vztah napsat jako


(14)
V rovnici (14), gm is dopředná transkonduktance a r0 je výstupní odpor. Jejich hodnoty se nalézají tím, že vezme částečné deriváty v rovnici (5). Tím pádem,


(15)
Aproximace v rovnici (15) vyplývá z pozorování, které λ pokud je malý. Rovnice (14) vede k modelu malého signálu z obrázku 12.

Obrázek 12 - MOSFET model s malým signálem