Verilog A a AMS simulace

Jump to TINA Main Page & General Information

Dnes nejrozšířenějším jazykem pro popis obvodů elektroniky a modelů zařízení je Spice formát netlist (1973). Nicméně Spice Netlists je často těžké číst a pochopit, a chybí jim mnoho funkcí programovacích jazyků, které by inženýři potřebovali při vytváření modelů a simulací.

Relativně nový jazyk Verilog-A (1995) poskytuje alternativní metodu se snadno čitelným stylem programovacího jazyka C jako syntaxí. Verilog-A je tedy vhodným nástupcem SPICE pro popis topologií obvodů.

Ještě sofistikovanější metodou popisu elektronických obvodů, která obsahuje analogové i digitální komponenty, je jazyk Verilog-AMS. Jak jsme již dříve poznamenali, Verilog-AMS je derivát čistě digitálního Verilogu rozšířeného o čistě analogový Verilog A a rozhraní pro připojení analogových a digitálních částí.

Většina knihoven zařízení TINA je v Spice formát netlist. Již nyní však můžete vytvářet a importovat modely a umísťovat makra TINA ve formátu Verilog-A a Verilog-AMS. Můžete najít několik jazykových příkladů, modelů zařízení a obvodů v Příklady\HDL\Verilog-A a Příklady\HDL\Verilog-AMS složky TINA.

Příklad Verilog-AMS:

Následující obvod obsahuje makro digitálního analogového převodníku (DAC) s rozhraním Serial Peripheral Interface (SPI) a makro zkušebního stolku, které generuje digitální signál SPI. Model DAC je definován ve Verilog AMS. Zajímavé je, že testovací stolek na levé straně je napsán ve VHDL, což je příklad míchání různých HDL, ale tady se soustředíme na makro Verilog AMS vpravo. Tento obvod (DAC VAMS.TSC) je součástí složky EXAMPLESVerilog AMS v TINA.

V TINA můžete vidět kód Verilog AMS modelu DAC, pokud dvakrát kliknete na makro DAC a stisknete tlačítko Enter Macro.

Část kódu je zobrazena níže:

Nebudeme se zabývat podrobnou analýzou kódu. Chceme jen ukázat, že v první části uvedené výše modul DA Verilog převádí sériový signál na analogový signál (VOUTA).

Na konci výše uvedeného makra (v TINA můžete rolovat dolů) je volán DA modul a signál je vyhlazen jednoduchým operačním zesilovačem a RC filtrem pomocí instrukcí Verilog A. Můžete také vidět definici kondenzátoru ve fragmentu kódu výše.