HDL Debugger: Debugging VHDL og Verilog koder

HDL Debugger: Debugging VHDL og Verilog koder

Debugging HDL-programmer er særligt hårdt på grund af de samtidige processer på disse sprog.

En stor funktion i TINA er, at HDL debuggeren nu er integreret.

Du kan:
  • Udfør VHDL og Verilog koder statement-by-statement (trin)
  • Udfør underprogrammer som en enkelt sætning (Step Over)
  • Tilføj breakpoints (Toggle Breakpoint), løb løbende (Start) og stop ved breakpoints.
  • Placer variabler, signaler og andre objekter under fanen Watches og se deres værdi under fejlfinding.
  • Se alle brudpunkter og objekter under fanerne Afbrydelser og lokaliteter nederst i HDL debugger-vinduet.
HDL Debugger, billede 1