HDL-Debugger: Debuggen von VHDL- und Verilog-Codes

HDL-Debugger: Debuggen von VHDL- und Verilog-Codes

Das Debuggen von HDL-Programmen ist aufgrund der gleichzeitigen Prozesse in diesen Sprachen besonders schwierig.

Ein großartiges Feature in TINA ist, dass der HDL-Debugger jetzt integriert ist.

Sie können:
  • Anweisung für Anweisung VHDL- und Verilog-Codes ausführen (Schritt)
  • Unterprogramme als einzelne Anweisung ausführen (Step Over)
  • Haltepunkte hinzufügen (Haltepunkt umschalten), die kontinuierlich ausgeführt werden (Start) und an den Haltepunkten anhalten.
  • Platzieren Sie Variablen, Signale und andere Objekte auf der Registerkarte "Uhren" und sehen Sie deren Wert beim Debuggen.
  • Zeigen Sie alle Haltepunkte und Objekte auf den Registerkarten Haltepunkte und Lokal am unteren Rand des HDL-Debugger-Fensters an.
HDL-Debugger, Bild 1