SystemVerilog-Simulation

Verilog A und AMS Simulation

Jump to TINA Main Page & General Information 

SystemVerilog ist eine Erweiterung der Hardwarebeschreibungssprache Verilog, die ebenfalls in TINA enthalten ist.
In TINA wird SystemVerilog automatisch in SystemC übersetzt, das mit MS Visual Studio kompiliert werden kann und einen sehr schnellen und optimierten Code bietet. Sie finden mehrere Schaltungsbeispiele im Ordner „Examples\HDL\SystemVerilog“ von TINA.

SystemVerilog-Beispiel:

Wellengeneratorschaltung mit SystemVerilog
Wellengeneratorschaltung mit SystemVerilog-HDL Editor image1
Wellengeneratorschaltung mit SystemVerilog-HDL Editor image2
Wellengenerator-Schaltung-Transientendiagramm1
Transientendiagramm 2 – Geglättetes Signal nach analoger Tiefpassfilterung
    X
    Willkommen bei DesignSoft
    Lassen Sie uns chatten, wenn Sie Hilfe bei der Suche nach dem richtigen Produkt benötigen oder Unterstützung benötigen.
    wpChatIcon