10. Amplificador FET de diseño

Amplificador FET de diseño

Ahora exploramos la extensión del análisis del amplificador FET presentado anteriormente en este capítulo al diseño de los amplificadores FET. Intentaremos definir las incógnitas en el problema de diseño y luego desarrollaremos ecuaciones para resolver estas incógnitas. Como en la mayoría de los diseños electrónicos, el número de ecuaciones será menor que el número de incógnitas. Las restricciones adicionales se establecen para cumplir con ciertos objetivos generales (por ejemplo, costo mínimo, menos variación en el rendimiento debido a cambios de parámetros).

10.1 El amplificador CS

El procedimiento de diseño de un amplificador CS se presenta en esta sección. Reduciremos el JFET y el diseño del amplificador de MOSFET agotado a un procedimiento organizado. Si bien esto puede parecer

Reduzca el diseño a un proceso muy rutinario, debe convencerse de que comprende el origen de cada paso, ya que posteriormente se pueden requerir varias variaciones. Si todo lo que hace para diseñar un amplificador CS es "conectar" sin pensar los pasos que presentamos, se está perdiendo todo el punto de esta discusión. Como ingeniero, busca hacer cosas que no rutina. Lo que harás es reducir la teoría a un enfoque organizado. No simplemente aplicará los enfoques que otros ya han hecho por usted.

Los amplificadores están diseñados para cumplir con los requisitos de ganancia asumiendo que las especificaciones deseadas están dentro del rango del transistor. Normalmente se especifican la tensión de alimentación, la resistencia de carga, la ganancia de tensión y la resistencia de entrada (o ganancia de corriente). El trabajo del diseñador es seleccionar los valores de resistencia R1, R2, RDy RS. Consulte la Figura 40 a medida que sigue los pasos del procedimiento. Este procedimiento supone que se ha seleccionado un dispositivo y que se conocen sus características.

Figura 40 JFET CS amplificador

Primero, seleccione un punto Q en la región de saturación de las curvas características de FET. Consulte las curvas de la Figura 40 (b) para ver un ejemplo. Esto identifica VDSQ, VGSQy IDQ.

Ahora resolvemos para las dos resistencias en el bucle de salida, RS y RD. Como hay dos incógnitas, necesitamos dos ecuaciones independientes. Comenzamos escribiendo el dc Ecuación KVL alrededor del bucle de la fuente de drenaje,

 (58)

Resolviendo por la suma de los dos resistores rendimientos.

 (59)

 (60)

La resistencia, RD, Es la única incógnita en esta ecuación. Resolviendo para RD resulta en una ecuación cuadrática que tiene dos soluciones, una negativa y una positiva. Si la solución positiva resulta en RD > K1, lo que implica un negativo. RS, se debe seleccionar un nuevo punto Q (es decir, reiniciar el diseño). Si la solución positiva cede RD < K1, podemos proceder.

Ahora que RD es conocido, resolvemos por RS utilizando la ecuación (59), la ecuación de bucle de drenaje a fuente.

 (61)

Con RD y RS Sabemos, solo necesitamos encontrar R1 y R2.

Comenzamos por volver a escribir la ecuación KVL para el bucle de fuente-puerta.

 (62)

El voltaje, VGS, es de polaridad opuesta a VDD. Asi el termino IDQRS debe ser mayor que VGSQ en magnitud. De otra manera, VGG tendrá la polaridad opuesta a VDD, lo que no es posible según la ecuación (62).

Ahora resolvemos para R1 y R2 asumiendo que el VGG encontrado tiene el misma polaridad as VDD. Estos valores de resistencia se seleccionan encontrando el valor de RG de la ecuación de ganancia de corriente o de la resistencia de entrada. Resolvemos para R1 y R2.

 (63)

Supongamos ahora que la ecuación (62) da como resultado una VGG que tiene el polaridad opuesta of VDD. No es posible resolver para R1 y R2. La forma práctica de proceder es dejar que VGG = 0 V. Así,   . Desde VGG se especifica mediante la ecuación (62), el valor calculado previamente de RS ahora necesita ser modificado

Figura 41 - amplificador CS

En la Figura 41, donde se usa un condensador para omitir una parte de RS, desarrollamos el nuevo valor de RS como sigue:

 (64)

El valor de RSdc is RS1 + RS2 y el valor de RSAC is RS1.

Ahora que tenemos una nueva RSdc, hay que repetir varios pasos anteriores en el diseño. Una vez más determinamos RD utilizando KVL para el bucle de drenaje a la fuente.

 (65)

El problema de diseño ahora se convierte en uno de los dos cálculos. RS1 y RS2 En lugar de encontrar una sola fuente de resistencia.

Con un nuevo valor para RD of K1 - RSdc, vamos a la expresión de ganancia de voltaje de la ecuación (60) con RSAC utilizado para esto ac ecuación en lugar de RS. Los siguientes pasos adicionales se deben agregar al procedimiento de diseño:

Encontramos RSAC (que es simplemente RS1) de la ecuación de ganancia de voltaje

 (66)

RSAC Es la única incógnita en esta ecuación. Resolviendo esto, encontramos

 (67)

Supongamos ahora que RSAC Se encuentra que es positivo, pero menos de RSdc. Esta es la condición deseable ya que

 (68)

Entonces nuestro diseño es completo y

  (69)

Suponer que RSAC se encuentra para ser positivo pero mayor que RSdc. El amplificador no puede diseñarse con la ganancia de voltaje y el punto Q seleccionados. Se debe seleccionar un nuevo punto Q. Si la ganancia de voltaje es demasiado alta, es posible que no se pueda realizar el diseño con ningún punto Q. Puede ser necesario un transistor diferente o puede ser necesario el uso de dos etapas separadas.

10.2 El amplificador de CD

Ahora presentamos el procedimiento de diseño para el amplificador CD JFET. Se especifican las siguientes cantidades: ganancia de corriente, resistencia de carga y VDD. Se puede especificar la resistencia de entrada en lugar de la ganancia de corriente. Consulte el circuito de la Figura 39 mientras estudia el siguiente procedimiento. Una vez más, le recordamos que el proceso de reducir la teoría a un conjunto de pasos es la parte importante de esta discusión, no los pasos reales.

Primero seleccione un punto Q en el centro de las curvas características de FET con la ayuda de la Figura 20 (“Capítulo 3: Transistor de efecto de campo de unión (JFET)”). Este paso determina VDSQ, VGSQ, IDQ y gm.

Podemos resolver la resistencia conectada a la fuente escribiendo el dc Ecuación KVL alrededor del bucle de drenaje a fuente.

 (70)

de donde encontramos el dc valor de RS,

 (71)

A continuación encontramos el ac valor de la resistencia, RSAC, a partir de la ecuación de ganancia de corriente reordenada, Ecuación (55).

 (72)

donde RG = Rin. Si no se especifica la resistencia de entrada, deje RSAC = RSdc y calcule la resistencia de entrada de la ecuación (72). Si la resistencia de entrada no es lo suficientemente alta, puede ser necesario cambiar la ubicación del punto Q.

If Rin Se especifica, es necesario calcular. RSAC de la ecuación (72). En esos casos, RSAC es diferente de RSdc, así que saltamos parte de RS con un condensador.

Ahora dirigimos nuestra atención a los circuitos de polarización de entrada. Nosotros determinamos VGG usando la ecuación,

 (73)

No se produce inversión de fase en un amplificador FET seguidor de fuente y VGG Normalmente es de la misma polaridad que la tensión de alimentación.

Ahora que VGG Se conoce, determinamos los valores de R1 y R2 del equivalente de Thevenin del circuito de polarización

 (74)

Generalmente hay suficiente corriente de drenaje en un SF para desarrollar la tensión de polaridad opuesta necesaria para compensar los voltajes negativos requeridos por la compuerta JFET. Por lo tanto, se puede utilizar la polarización por división de voltaje normal.

Figura 44 - Amplificador de CD con parte de RS anulada

Ahora volvemos al problema de especificar la resistencia de entrada. Podemos asumir que parte de RS se omite, como en la Figura 44, lo que conduce a diferentes valores de RSAC y RSdc. Usamos la ecuación (71) para resolver RSdc. A continuación, dejamos RG igual al valor especificado de Rin, y usa la ecuación (72) para resolver RSAC.

Si RSAC calculado anteriormente es más pequeño que RSdc, el diseño se realiza por bypass RS2 con un condensador. Recuérdalo RSAC = RS1 y RSdc = RS1 + RS2. Si por otro lado, RSAC Es mas grande que RSdc, el punto Q debe moverse a una ubicación diferente. Seleccionamos una más pequeña. VDS causando así un aumento de voltaje a través de RS1 + RS2, que hace RSdc mas grande Si VDS no se puede reducir suficientemente para hacer RSdc mayor que RSAC, entonces el amplificador no se puede diseñar con la ganancia de corriente dada, Rin, y tipo FET. Una de estas tres especificaciones debe cambiarse, o una segunda etapa de amplificador debe usarse para proporcionar la ganancia requerida.

10.3 El amplificador de arranque SF

Ahora examinamos una variación del amplificador de CD conocido como SF (o CD) bootstrap FET amplificador. Este circuito es un caso especial de la SF llamado circuito de arranque y se ilustra en la figura 45.

Aquí el sesgo se desarrolla solo en una parte de la resistencia de origen. Esto reduce la necesidad de una derivación del condensador a través de parte de la resistencia de la fuente y, por lo tanto, alcanza una resistencia de entrada mucho mayor que la que normalmente se puede alcanzar. Este diseño nos permite aprovechar las características de alta impedancia del FET sin utilizar un alto valor de resistencia de compuerta, RG.

El circuito equivalente de la Figura 46 se usa para evaluar la operación del circuito

Seguidor de la fuente bootstrap

Figura 45 - seguidor de la fuente Bootstrap

Asumimos que iin Es lo suficientemente pequeño para aproximar la corriente en RS2 as i1. La tensión de salida se encuentra entonces para ser

 (75)

donde

 (76)

Si la suposición acerca de iin no es válido, se reemplaza por la expresión

 (77)

Una ecuación KVL en los rendimientos de entrada. vin como sigue:

 (78)

La corriente, i1, se encuentra a partir de una relación divisor actual,

 (79)

Combinando las ecuaciones (79) y (78) los rendimientos,

 (80)

Una segunda ecuación para vin se desarrolla alrededor del bucle a través RG y RS2 como sigue.

 (81)

Eliminamos vin estableciendo la ecuación (80) igual a la ecuación (81) y resolviendo para iin para obtener

 (82)

La resistencia de entrada, Rin = vin/iin, se encuentra dividiendo la ecuación (81) por la ecuación (82) con el resultado,

 (83)

RG Es el único desconocido en esta ecuación, por lo que podemos resolver para obtener,

 (84)

La ganancia actual es

 (85)

Ahora podemos usar las ecuaciones derivadas anteriormente junto con la observación de que RS RS2 = RS1 con el fin de resolver para la ganancia actual.

 (86)

La ganancia de voltaje es

 (87)

Tenga en cuenta que el denominador en la ecuación (84) es más grande que el numerador, lo que muestra que RG <(RinRS2). Esto demuestra que se puede lograr una gran resistencia de entrada sin tener el mismo orden de tamaño que RG.