3. Transistor de efecto de campo de unión (JFET)
CORRIENTE - 3. Transistor de efecto de campo de unión (JFET)
ANTERIOR- 2. Semiconductor de óxido de metal FET (MOSFET)
Transistor de efecto de campo de unión (JFET)
El MOSFET tiene una serie de ventajas sobre el transistor de efecto de campo de unión (JFET). En particular, la resistencia de entrada del MOSFET es más alta que la del JFET. Por este motivo, el MOSFET se selecciona a favor del JFET para la mayoría de las aplicaciones. No obstante, el JFET todavía se usa en situaciones limitadas, especialmente para aplicaciones analógicas.
Hemos visto que los MOSFET de mejora requieren un voltaje de puerta que no sea cero para formar un canal para la conducción. Ninguna corriente portadora mayoritaria puede fluir entre la fuente y el drenaje sin este voltaje de compuerta aplicado. En contraste, el JFET controla la conductancia de la corriente de la portadora mayoritaria en un canal existente entre dos contactos óhmicos. Lo hace variando la capacitancia equivalente del dispositivo.
Aunque nos acercamos a los JFET sin utilizar los resultados obtenidos anteriormente para los MOSFET, veremos muchas similitudes en el funcionamiento de los dos tipos de dispositivos. Estas similitudes se resumen en la Sección 6: “Comparación de MOSFET con JFET”.
En la Figura 13 se muestra un esquema de la estructura física del JFET. Al igual que el BJT, el JFET es un dispositivo de tres terminales. Básicamente tiene una sola. pn unión entre la puerta y el canal en lugar de dos como en el BJT (aunque parece que hay dos pn Las uniones que se muestran en la Figura 13, se conectan en paralelo al cablear los terminales de la puerta. Por lo tanto, pueden tratarse como una unión simple).
La nEl canal JFET, que se muestra en la Figura 14 (a), se construye utilizando una tira de n-tipo material con dos p-Tipo de materiales difundidos en la tira, uno a cada lado. los p-El canal JFET tiene una tira de p-tipo material con dos n-tipo de materiales difundidos en la tira, como se muestra en la Figura 13 (b). La figura 13 también muestra los símbolos del circuito.
Para comprender mejor el funcionamiento del JFET, conectemos el n- canal JFET a un circuito externo como se muestra en la Figura 14 (a). Una tensión de alimentación positiva, VDD, se aplica al desagüe (esto es análogo a la VCC tensión de alimentación para un BJT) y la fuente está conectada a común (masa). Una tensión de alimentación de compuerta, VGG, se aplica a la puerta (esto es análogo a VBB para el BJT).
Figura 13-Estructura física de JFET
VDD proporciona una tensión de fuente de drenaje, vDS, que provoca una corriente de drenaje, iD, para fluir del desagüe a la fuente. Dado que la unión puerta-fuente tiene polarización inversa, los resultados de corriente de la puerta cero. La corriente de drenaje, iD, que es igual a la fuente de corriente, existe en el canal rodeado por el p-tipo de puerta. El voltaje de la puerta a la fuente, vGS, que es igual a, crea un region de agotamiento en el canal que reduce el ancho del canal. Esto, a su vez, aumenta la resistencia entre el drenaje y la fuente.
Figura 14 - JFET de canal n conectado a circuitos externos
Consideramos la operación JFET con vGS = 0, como se muestra en la Figura 14 (b). La corriente de drenaje, iD, A través de la n- el canal desde el drenaje a la fuente provoca una caída de voltaje a lo largo del canal, con un mayor potencial en la unión de la compuerta de drenaje. Este voltaje positivo en la unión de la compuerta de desagüe invierte la polarización pn cruce y produce una región de agotamiento, como lo muestra el área sombreada en la Figura 14 (b). Cuando aumentamos vDS, la corriente de drenaje, iD, también aumenta, como se muestra en la Figura 15.
Esta acción da como resultado una mayor región de agotamiento y una mayor resistencia del canal entre el drenaje y la fuente. Como vDS aumenta aún más, se alcanza un punto donde la región de agotamiento corta todo el canal en el borde de drenaje y la corriente de drenaje alcanza su punto de saturación. Si aumentamos vDS más allá de este punto, iD permanece relativamente constante. El valor de la corriente de drenaje saturada con VGS = 0 es un parámetro importante. Es el corriente de saturación de la fuente de drenaje, IDSS. Lo encontramos para ser KVT2 para el modo de agotamiento MOSFET. Como se puede ver en la Figura 15, aumentando vDS más allá de este llamado canal quitar con los dedos punto (-VP, IDSS) provoca un ligero aumento de iD, y la iD-vDS curva característica se vuelve casi plana (es decir, iD permanece relativamente constante como vDS se aumenta aún más). Recordar que VT (ahora designado VP) es negativo para un nDispositivo de canal. La operación más allá del punto de pellizco (en la región de saturación) se obtiene cuando la tensión de drenaje, VDS, es mayor que -VP (Ver Figura 15). Como ejemplo, digamos VP = -4V, esto significa que la tensión de drenaje, vDS, debe ser mayor o igual que - (- 4V) para que el JFET permanezca en la región de saturación (funcionamiento normal).
Esta descripción indica que el JFET es un dispositivo de tipo de agotamiento. Esperamos que sus características sean similares a las de los MOSFET de agotamiento. Sin embargo, hay una excepción importante: aunque es posible operar un MOSFET de tipo de agotamiento en el modo de mejora (aplicando un vGS si el dispositivo es n-canal) esto no es práctico en el dispositivo de tipo JFET. En la práctica, el máximo vGS se limita a aproximadamente 0.3V desde la pnLa unión permanece esencialmente cortada con esta pequeña tensión directa.
Figura 15 –– iD vDS caracteristica de ncanal JFET (VGS = 0V)
Variación de voltaje de puerta a fuente 3.1 JFET
En la sección anterior, desarrollamos la iD-vDS curva característica con VGS = 0. En esta sección, consideramos el completo. iD-vDS características para varios valores de vGS. Tenga en cuenta que en el caso del BJT, las curvas características (iC-vCE) iB como el parametro. El FET es un dispositivo controlado por voltaje donde vGS hace el control. La figura 16 muestra el iD-vDS curvas características tanto para el n-canal y p- canal JFET.
Figura 16-iD-vDS Curvas características para JFET.
A medida que aumenta 
(vGS es más negativo para un n-canal y mas positivo para un p-canal) se forma la región de agotamiento y se logra un pellizco para valores más bajos de iD. De ahí para el nJFET de canal de la figura 16 (a), el máximo iD reduce de IDSS as vGS Se hace más negativo. Si vGS disminuye aún más (más negativo), un valor de vGS se alcanza después de lo cual iD será cero independientemente del valor de vDS. Este valor de vGS se llama VGS (OFF)o voltaje de pinzamiento (Vp). El valor de Vp es negativo para un ncanal JFET y positivo para un p- canal JFET. Vp se puede comparar a VT para el modo de agotamiento MOSFET.
Características de la transferencia de 3.2 JFET
La característica de transferencia es una gráfica de la corriente de drenaje, iD, en función de la tensión de drenaje a la fuente, vDS, con las vGS igual a un conjunto de voltajes constantes (vGS = -3V, -2, -1V, 0V en la Figura 16 (a)). La característica de transferencia es casi independiente del valor de vDS ya que después de que el JFET llega a pellizcar, iD permanece relativamente constante para valores crecientes de vDS. Esto se puede ver desde el iD–vDS curvas de la Figura 16, donde cada curva se vuelve aproximadamente plana para los valores de vDS>Vp.
En la Figura 17, mostramos las características de transferencia y la iD-vDS características para un n- canal JFET. Trazamos estos con un común iD Eje para mostrar cómo obtener uno del otro. Las características de transferencia pueden obtenerse a partir de una extensión del iD-vDS curvas como se muestra por las líneas punteadas en la Figura 17. El método más útil para determinar la característica de transferencia en la región de saturación es con la siguiente relación (la ecuación de Shockley):
(16)
Por lo tanto, sólo necesitamos saber IDSS y Vp para determinar toda la característica. Las hojas de datos de los fabricantes a menudo proporcionan estos dos parámetros, por lo que se puede construir la característica de transferencia. Vp en la hoja de especificaciones del fabricante se muestra como VGS (OFF). Tenga en cuenta que iD satura, (es decir, se vuelve constante) a medida que vDS excede el voltaje necesario para que el canal se desprenda. Esto se puede expresar como una ecuación para vDS, se sentó para cada una curva, como sigue:
(17)
As vGS se vuelve más negativo, el pinch-off se produce en valores más bajos de vDS y la corriente de saturación se vuelve más pequeña. La región útil para la operación lineal está por encima de la presión y por debajo del voltaje de ruptura. En esta región, iD Está saturado y su valor depende de vGS, según la ecuación (16) o la característica de transferencia.
Figura 17 - Curvas de características de transferencia JFET
La transferencia y iD-vDS Las curvas características para el JFET, que se muestran en la Figura 17, difieren de las curvas correspondientes para un BJT. Las curvas BJT se pueden representar espaciadas uniformemente para pasos uniformes en la corriente de base debido a la relación lineal entre iC y iB. El JFET y el MOSFET no tienen una corriente análoga a una corriente base porque las corrientes de compuerta son cero. Por lo tanto, nos vemos obligados a mostrar la familia de curvas. iD vs vDS, y las relaciones son muy no lineales.
La segunda diferencia se relaciona con el tamaño y la forma de la región óhmica de las curvas características. Recuerde que al usar BJT, evitamos la operación no lineal evitando el menor 5% de los valores de vCE (es decir, la región de saturación). Vemos que el ancho de la región óhmica para el JFET es una función de la tensión de la puerta a la fuente. La región óhmica es bastante lineal hasta que la rodilla se presenta cerca de pellizcarse. Esta región se llama región óhmica porque cuando el transistor se usa en esta región, se comporta como una resistencia óhmica cuyo valor está determinado por el valor de vGS. A medida que disminuye la magnitud del voltaje de puerta a fuente, aumenta el ancho de la región óhmica. También observamos en la Figura 17 que el voltaje de ruptura es una función del voltaje de puerta a fuente. De hecho, para obtener una amplificación de señal razonablemente lineal, debemos utilizar solo un segmento relativamente pequeño de estas curvas; el área de operación lineal está en la región activa.
As vDS aumenta desde cero, se produce un punto de ruptura en cada curva más allá de la cual la corriente de drenaje aumenta muy poco como vDS sigue aumentando. A este valor de voltaje de drenaje a fuente, se produce un pinch-off. Los valores de pellizco están etiquetados en la Figura 17 y están conectados con una curva discontinua que separa la región óhmica de la región activa. Como vDS continúa aumentando más allá del pellizco, se alcanza un punto donde el voltaje entre el drenaje y la fuente llega a ser tan grande que desglose de avalanchas ocurre. (Este fenómeno también ocurre en diodos y en BJTs). En el punto de ruptura, iD aumenta bruscamente con un aumento insignificante en vDS. Esta avería se produce en el extremo de drenaje de la unión del canal de la puerta. Por lo tanto, cuando la tensión de la compuerta de drenaje, vDG, supera la tensión de ruptura (BVGDS para pn cruce), se produce una avalancha [para vGS = 0 V]. En este punto, el iD-vDS La característica exhibe la forma peculiar mostrada en la parte derecha de la figura 17.
La región entre el voltaje de pinch-off y la descomposición de la avalancha se llama región activa, región de operación del amplificador, región de saturacióno región de pellizco. La región óhmica (antes del pinch-off) generalmente se llama región triodo, pero a veces se le llama región controlada por voltaje. El JFET funciona en la región óhmica cuando se desea una resistencia variable y en aplicaciones de conmutación.
La tensión de ruptura es una función de vGS así como vDS. A medida que aumenta la magnitud de la tensión entre la puerta y la fuente (más negativa para n-canal y mas positivo para p-canal), la tensión de ruptura disminuye (consulte la Figura 17). Con vGS = Vp, la corriente de drenaje es cero (excepto por una pequeña corriente de fuga), y con vGS = 0, la corriente de drenaje se satura en un valor,
(18)
IDSS son los corriente de drenaje a fuente de saturación.
Entre el pellizco y la ruptura, la corriente de drenaje está saturada y no cambia apreciablemente en función de vDS. Después de que el JFET pasa el punto de operación de pellizco, el valor de iD Se puede obtener a partir de las curvas características o de la ecuación.
(19)
Una versión más precisa de esta ecuación (teniendo en cuenta la ligera pendiente de las curvas características) es la siguiente:
(20)
λ es análogo al λ para MOSFETs, y para 1 /VA para BJTs. Ya que λ es pequeño, asumimos que 
. Esto justifica omitir el segundo factor en la ecuación y usar la aproximación para sesgar y el análisis de señal grande.
La saturación de la corriente de drenaje a la fuente, IDSS, es una función de la temperatura. Los efectos de la temperatura sobre Vp no son grandes Sin embargo, IDSS disminuye a medida que aumenta la temperatura, la disminución es tanto como 25% para un 100o Aumento de la temperatura. Incluso variaciones más grandes ocurren en Vp y IDSS Debido a ligeras variaciones en el proceso de fabricación. Esto se puede ver al ver el Apéndice para el 2N3822 donde se encuentra el máximo IDSS es 10 mA y el mínimo es 2 mA.
Las corrientes y voltajes en esta sección se presentan para una n- canal JFET. Los valores para un pLos canales JFET son el reverso de los dados para el n-canal.
Modelo de CA de señal pequeña 3.3 JFET
Un modelo de pequeña señal JFET se puede derivar siguiendo los mismos procedimientos utilizados para el MOSFET. El modelo se basa en la relación de la ecuación (20). Si consideramos sólo el ac componente de los voltajes y corrientes, tenemos
(21)
Los parámetros en la ecuación (21) están dados por las derivadas parciales,
(22)
El modelo resultante se muestra en la Figura 18. Tenga en cuenta que el modelo es idéntico al modelo MOSFET derivado anteriormente, excepto que los valores de gm y ro Se calculan utilizando diferentes fórmulas. En realidad las fórmulas son idénticas si Vp es sustituido por VT.
Figura 18 - Modelo de CA de señal pequeña JFET
Para diseñar un amplificador JFET, el punto Q para el dc la corriente de polarización se puede determinar gráficamente, o usando un análisis de circuito, asumiendo el modo de pinch-off para el transistor. los dc la corriente de polarización en el punto Q debe estar entre 30% y 70% de IDSS. Esto ubica el punto Q en la región más lineal de las curvas características.
La relación entre iD y vGS se puede trazar en un gráfico sin dimensiones (es decir, una curva normalizada) como se muestra en la Figura 20.
El eje vertical de este gráfico es iD/IDSS y el eje horizontal es vGS/Vp. La pendiente de la curva es gm.
Un procedimiento razonable para ubicar el valor de reposo cerca del centro de la región operativa lineal es seleccionar y. Observe en la Figura 6.20 que está cerca del punto medio de la curva. A continuación, seleccionamos. Esto da una amplia gama de valores para vds que mantienen el transistor en modo pinch-off.
Figura 20 -iD/IDSS vGS/Vp
Podemos encontrar la transconductancia en el punto Q a partir de la pendiente de la curva de la Figura 20 o usando la Ecuación (22). Si usamos este procedimiento, el parámetro de transconductancia viene dado por,
(23)
Recuerda que este valor de gm depende de la suposición de que ID se establece en la mitad IDSS y VGS . 0.3Vp. Estos valores generalmente representan un buen punto de partida para establecer los valores de inactividad para el JFET.