HDL Debugger: VHDL- ja Verilog-koodide silumine

HDL-programmide silumine on eriti raske nende keelte samaaegsete protsesside tõttu.

TINA suurepärane omadus on see, et HDL-debuger on nüüd integreeritud.

Käivita VHDL- ja Verilog-koodide avaldus-samm-samm (samm)
Käivitage alamprogrammid ühe avalduse kujul (samm edasi)
Lisage katkestuspunktid (Toggle Breakpoint), töötab pidevalt (Start) ja peatage vahemaades.
Asetage muutujad, signaalid ja muud objektid vahekaardi Kellad alla ja vaadake nende väärtust silumise ajal.
Vaadake kõiki murdepunkte ja objekte, mis asuvad vahekaardil BreakLinks ja Locals vahekaartidel HDL debugger.