Verilog A ja AMS simulatsioon

Jump to TINA Main Page & General Information

Tänapäeval on kõige laiemalt kasutatav keel elektronide ahelate ja seadmete mudelite kirjeldamiseks Spice netlist (1973). Kuid Spice Netliste on sageli raske lugeda ja mõista ning neil puudub palju programmeerimiskeelte funktsioone, mida insenerid vajaksid mudelite ja simulatsiooni loomisel.

Suhteliselt uus Verilog-A keel (1995) pakub alternatiivset meetodit, mille puhul on lihtne lugeda programmeerimiskeele C-tüüpi süntaksit. Seega on Verilog-A sobiv SPICE võrgulistid ahelatopoloogiate kirjeldamiseks.

Veel keerukam elektroonikaahela kirjeldamise meetod, mis sisaldab nii analoog- kui ka digitaalkomponente, on Verilog-AMS keel. Nagu me varem märkasime, on Verilog-AMS tuletis puhtalt digitaalsest Verilogist, mida on laiendatud puhtalt analoogse Verilog A ja liidesega analoog- ja digitaalosade ühendamiseks.

Enamik TINA seadme raamatukogudest on sisse lülitatud Spice netlisti vorming. Siiski saate juba luua ja importida mudeleid ning paigutada TINA makrosid Verilog-A ja Verilog-AMS vormingus. Siit leiate mitmeid keelenäiteid, seadmemudeleid ja vooluahelaid Näited\HDL\Verilog-A ja Näited\HDL\Verilog-AMS TINA kaustad.

Verilog-AMS näide:

Järgmises ahelas on digitaalne analoogmuundur (DAC) makro, millel on Serial Peripheral Interface (SPI) ja teststendi makro, mis genereerib digitaalse SPI signaali. DAC mudel on määratletud Verilog AMS-is. Huvitav on see, et vasakpoolne katsestend on kirjutatud VHDL-s, mis on näide erinevate HDL-ide segunemisest, kuid siin keskendume Verilog AMS-i makrole paremal. See ahel (DAC VAMS.TSC) on lisatud TINA EXAMPLESVerilog AMS kausta.

TINA-s näete DAC-mudeli Verilog AMS-koodi, kui topeltklõpsate DAC-makrot ja vajutage Enter Macro nuppu.

Allpool on näidatud osa koodist:

Me ei lähe koodi üksikasjalikuks analüüsiks. Tahame lihtsalt näidata, et ülaltoodud esimeses osas konverteerib DA Verilog moodul seeria signaali analoogsignaaliks (VOUTA).

Eespool näidatud makro lõpus (TINA-s saate seal alla kerida) kutsutakse DA-moodul ja signaal silutakse lihtsa opamp ja RC-filtri abil, kasutades Verilog A juhiseid. Samuti näete ülaltoodud koodifragmendis kondensaatori määratlust.