10. FET-vahvistin
NYKYINEN - 10. FET-vahvistimen suunnittelu
PREVIOUS- 9. FET-vahvistimen analyysi
FET-vahvistin
Tutkimme nyt tässä luvussa aiemmin esitetyn FET-vahvistimen analyysin laajentamista FET-vahvistimien suunnitteluun. Yritämme määritellä tuntemattomia suunnittelun ongelmassa ja kehittää sitten yhtälöt näiden tuntemattomien ratkaisemiseksi. Kuten useimmissa elektroniikkasuunnitelmissa, yhtälöiden määrä on pienempi kuin tuntemattomien lukumäärä. Lisärajoitukset on määritetty täyttämään tietyt yleiset tavoitteet (esim. Minimikustannukset, pienemmät suorituskyvyn vaihtelut parametrien muutosten vuoksi).
10.1 CS-vahvistin
Tässä osassa on esitetty CS-vahvistimen suunnittelumenettely. Vähennämme JFET: ää ja MOSFET-vahvistimen suunnittelua järjestetylle menettelylle. Vaikka tämä saattaa ilmetä
Jos haluat vähentää suunnittelun hyvin rutiininomaiseksi prosessiksi, sinun on vakuutettava itsesi ymmärtävän jokaisen vaiheen alkuperä, koska myöhemmin voidaan tarvita useita muunnelmia. Jos kaikki, mitä teet CS-vahvistimen suunnittelussa, on ajattelematon "kytkeminen" esittämiimme vaiheisiin, sinulta puuttuu tämän keskustelun koko asia. Insinöörinä yrität tehdä asioita, jotka ovat emme rutiinia. Teorian vähentäminen järjestettyyn lähestymistapaan on se, mitä teet. Et yksinkertaisesti sovellu muita lähestymistapoja, joita muut ovat jo tehneet.
Vahvistimet on suunniteltu vastaamaan vahvistusvaatimuksia olettaen, että halutut spesifikaatiot ovat transistorin alueella. Syöttöjännite, kuormitusvastus, jännitteen vahvistus ja tulovastus (tai virran vahvistus) määritetään yleensä. Suunnittelijan tehtävä on valita vastusarvot R1, R2, RDja RS. Katso kuva 40, kun noudatat menettelyn vaiheita. Tässä menettelyssä oletetaan, että laite on valittu ja että sen ominaisuudet ovat tunnettuja.
Kuva 40 JFET CS vahvistin
Valitse ensin Q-piste FET-ominaisuuskäyrien kyllästysalueella. Katso esimerkin 40 (b) käyristä. Tämä tunnistaa VDSQ, VGSQja IDQ.
Ratkaisemme nyt kaksi lähtösilmukan vastusta, RS ja RD. Koska tuntemattomia on kaksi, tarvitaan kaksi riippumatonta yhtälöä. Aloitamme kirjoittamalla dc KVL-yhtälö viemärilähteen silmukan ympärillä,
(58)
Ratkaistaan kahden vastuksen summa
(59)
(60)
Vastustus, RD, on ainoa tuntematon tässä yhtälössä. Ratkaisu RD tuloksena on neliöyhtälö, jossa on kaksi ratkaisua, yksi negatiivinen ja yksi positiivinen. Jos positiivinen ratkaisu johtaa RD > K1, mikä tarkoittaa negatiivista RS, on valittava uusi Q-piste (eli käynnistä suunnittelu uudelleen). Jos positiivinen liuos saadaan RD < K1, voimme jatkaa.
Nyt RD tiedetään, ratkaisemme RS käyttäen yhtälöä (59), joka on valuma-lähde-silmukkayhtälö.
(61)
Kanssa RD ja RS tiedämme, meidän on löydettävä vain R1 ja R2.
Aloitamme kirjoittamalla KVL-yhtälön porttilähteen silmukalle.
(62)
Jännite, VGS, on vastakkainen napaisuus VDD. Näin termi IDQRS on oltava suurempi kuin VGSQ suuruusluokkaa. Muuten, VGG on vastakkainen napaisuus VDD, joka ei ole mahdollista yhtälön (62) mukaan.
Nyt ratkaisemme R1 ja R2 olettaen, että VGG löytyi sama napaisuus as VDD. Nämä vastusarvot valitaan löytämällä arvo RG nykyisen vahvistuksen yhtälöstä tai tulovastuksesta. Ratkaisemme R1 ja R2.
(63)
Oletetaan nyt, että yhtälö (62) johtaa a VGG sillä on vastakkainen napaisuus of VDD. Ei ole mahdollista ratkaista R1 ja R2. Käytännön tapa edetä on antaa VGG = 0 V. 
. Siitä asti kun VGG on määritelty yhtälöllä (62), joka on aiemmin laskettu arvo RS nyt on muutettava.
Kuva 41 - CS vahvistin
Kuvassa 41, jossa kondensaattoria käytetään osan ohittamiseen RS, kehitämme uuden arvon RS seuraavasti:
(64)
Arvo RSDC is RS1 + RS2 ja arvon RPussi is RS1.
Nyt kun meillä on uusi RSDC, meidän on toistettava useita aikaisempia vaiheita suunnittelussa. Me määrittelemme jälleen kerran RD käyttämällä KVL: ää valua-lähdettä varten.
(65)
Suunnitteluongelma on nyt molempien laskennan ongelma RS1 ja RS2 sen sijaan, että löydettäisiin vain yksi lähde- vastus.
Uusi arvo on RD of K1 - RSDC, menemme yhtälön (60) jännitehyötysuhteeseen RPussi tätä varten ac yhtälön sijaan RS. Suunnittelumenettelyyn on lisättävä seuraavat lisätoimenpiteet:
Löydämme RPussi (Se on yksinkertaisesti RS1) jännitteen vahvistuksen yhtälöstä
(66)
RPussi on ainoa tuntematon tässä yhtälössä. Ratkaisemme tähän, löydämme
(67)
Oletetaan nyt RPussi todetaan olevan positiivinen, mutta vähemmän kuin RSDC. Tämä on toivottava tila siitä lähtien
(68)
Sitten meidän suunnittelu on valmis ja
(69)
Olettaa, että RPussi on todettu positiiviseksi, mutta suurempi kuin RSDC. Vahvistinta ei voida suunnitella jännitteen vahvistuksella ja Q-pisteellä valittuna. Uusi Q-piste on valittava. Jos jännitevahvistus on liian korkea, suunnittelu ei välttämättä ole mahdollista tehdä Q-pisteen kanssa. Voidaan tarvita erilaista transistoria tai käyttää kahta erillistä vaihetta.
10.2 CD-vahvistin
Esitämme nyt CD JFET -vahvistimen suunnittelumenettelyn. Seuraavat määrät on määritetty: virran nousu, kuorman kestävyys ja VDD. Tulovastus voidaan määrittää virranvahvistuksen sijasta. Katso kuvan 39 piiriä, kun tutkit seuraavaa menettelyä. Jälleen kerran muistutamme teitä siitä, että prosessi, jolla teoria supistetaan joukoksi vaiheita, on tärkeä osa tätä keskustelua - ei todellisia vaiheita.
Valitse ensin Q-piste FET-ominaiskäyrien keskeltä kuvan 20 avulla ("Luku 3: Liitoskenttätransistori (JFET)"). Tämä vaihe määrittää VDSQ, VGSQ, IDQ ja gm.
Voimme ratkaista lähteeseen kytketyn vastuksen kirjoittamalla dc KVL-yhtälö valuma-lähdekierron ympärillä.
(70)
josta löydämme dc arvo RS,
(71)
Seuraavaksi löydämme ac vastuksen arvo, RPussi, uudelleenjärjestetystä virranvahvistusyhtälöstä, yhtälö (55).
(72)
jossa RG = Rin. Jos syöttöresistanssia ei ole määritetty, anna RPussi = RSDC ja laskea syöttöresistanssi yhtälöstä (72). Jos tulovastus ei ole riittävän korkea, voi olla tarpeen muuttaa Q-pisteen sijaintia.
If Rin on määritelty, on tarpeen laskea RPussi yhtälöstä (72). Sellaisissa tapauksissa, RPussi on erilainen kuin RSDC, joten ohitamme osan RS kondensaattorin kanssa.
Nyt käännymme huomiomme tulo-bias-piiriin. Me määrittelemme VGG käyttäen yhtälöä,
(73)
Mitään vaiheen inversiota ei tuoteta lähdekoodin FET-vahvistimessa ja VGG on tavallisesti samankaltainen kuin syöttöjännite.
Nyt VGG tiedetään, määritämme arvot R1 ja R2 bias-piirin Thevenin-ekvivalentista
(74)
SF: ssä on yleensä riittävästi tyhjennysvirtausta, jotta voidaan kehittää vastakkainen napaisuusjännite, joka tarvitaan JFET-portin edellyttämien negatiivisten jännitteiden kompensoimiseksi. Siksi voidaan käyttää normaalia jännitteenjakoa.
Kuva 44 - CD-vahvistin, jossa osa RS: stä ohitetaan
Palataan nyt ongelmaan, joka koskee syöttöresistanssin määrittämistä. Voimme olettaa, että osa RS ohitetaan, kuten kuvassa 44, joka johtaa eri arvoihin RPussi ja RSDC. Käytämme yhtälöä (71) ratkaistaksesi RSDC. Seuraavaksi annamme RG yhtä suuri kuin määritetty arvo Rin, ja ratkaise Equation (72) RPussi.
Jos RPussi edellä laskettu arvo on pienempi kuin RSDC, suunnittelu toteutetaan ohittamalla RS2 kondensaattorin kanssa. Muista se RPussi = RS1 ja RSDC = RS1 + RS2. Jos toisaalta RPussi on suurempi kuin RSDC, Q-piste on siirrettävä toiseen paikkaan. Valitsemme pienemmän VDS täten lisääntynyt jännite putoaa yli RS1 + RS2, Mikä tekee RSDC suuremmat. Jos VDS ei voida vähentää riittävästi RSDC suurempi kuin RPussi, niin vahvistinta ei voida suunnitella annetulla virranvahvistuksella, Rinja FET-tyyppi. Yksi näistä kolmesta eritelmästä on muutettava, tai toisen vahvistimen vaihe on käytettävä tarvittavan vahvistuksen aikaansaamiseksi.
10.3 SF Bootstrap -vahvistin
Tutkimme nyt CD-vahvistimen, joka tunnetaan nimellä SF (tai CD) bootstrap FET-vahvistin. Tämä piiri on erityistapaus, jota kutsutaan nimellä SF bootstrap-piiri ja on kuvattu kuviossa 45.
Tällöin harhaa kehitetään vain osassa lähdevastusta. Tämä vähentää tarvetta kondensaattorin ohittamiseen lähteenkestävyysosan läpi ja saavuttaa siten paljon suuremman tulonkestävyyden kuin normaalisti. Tämä muotoilu antaa meille mahdollisuuden hyödyntää FET: n korkean impedanssin ominaisuuksia käyttämättä suurta arvoa porttivastusta, RG.
Piirin 46 vastaavaa piiriä käytetään piirin toiminnan arvioimiseen
Kuva 45 - Bootstrap-lähteen seuraaja
Oletamme, että iin on riittävän pieni likimääräisen virran lähentämiseksi RS2 as i1. Tämän jälkeen lähtöjännite on
(75)
jossa
(76)
Jos oletetaan iin ei kelpaa, korvataan lausekkeella
(77)
KVL-yhtälö tulon saannoilla vin seuraavasti:
(78)
Nykyinen, i1, löytyy nykyisestä jakajasta,
(79)
Yhtälöiden (79) ja (78) yhdistäminen,
(80)
Toinen yhtälö vin kehitetään silmukan ympärille RG ja RS2 seuraavasti.
(81)
Poistamme vin asettamalla yhtälön (80) yhtälön (81) kanssa ja ratkaise iin saada
(82)
Tulon vastus, Rin = vin/iin, löytyy jakamalla yhtälö (81) yhtälöllä (82) tulokseen,
(83)
RG on ainoa tuntematon tässä yhtälössä, joten voimme ratkaista hankkimaan,
(84)
Nykyinen vahvistus on
(85)
Voimme nyt käyttää aiemmin johdettuja yhtälöitä yhdessä havainnon kanssa RS - RS2 = RS1 nykyisen voiton ratkaisemiseksi.
(86)
Jännitevoitto on
(87)
Huomaa, että nimittäjä yhtälössä (84) on suurempi kuin lukija, mikä osoittaa sen RG <(Rin-RS2). Tämä osoittaa, että suuri tulonkestävyys voidaan saavuttaa ilman samaa kokoluokkaa kuin RG.
