Simulation de circuit électronique Verilog numérique

Simulation de circuit électronique Verilog numérique

Jump to TINA Main Page & General Information 

TINA comprend également un puissant moteur de simulation numérique Verilog. L’avantage de Verilog par rapport au VHDL est qu’il est plus facile à apprendre et à comprendre, mais le VHDL offre davantage de fonctionnalités.

TINA peut traduire les modèles Verilog et les autres composants numériques en code VHDL synthétisable et, à l'aide du logiciel Webpack de Xilinx, vous pouvez générer le fichier de flux de bits décrivant la mise en œuvre de la conception, puis le télécharger sur des puces Xilinx FPGA.

Le circuit suivant compare le même circuit additionneur complet en utilisant VHDL et Verilog.
Simulation numérique Verilog, image 1

La partie schématique est la même, seuls les codes dans les macros sont différents.

Vous pouvez double-cliquer sur les macros VHDL ou Verilog et appuyer sur Enter Macro pour afficher tous les détails et modifier le code si vous le souhaitez:

Les parties essentielles sont très similaires:

VerilogVHDL
assign S = A ^ BS <= (A xor B)
assign C = A & BC <= (A and B)
Si vous exécutez l'analyse de cadencement numérique à partir du menu Analyse. Le diagramme suivant apparaîtra:

Vous pouvez voir que les signaux de sortie des deux modèles sont exactement les mêmes.