HDL Debugger: Débogage des codes VHDL et Verilog

HDL Debugger: Débogage des codes VHDL et Verilog

Le débogage de programmes HDL est particulièrement difficile en raison des processus simultanés dans ces langages.

Une fonctionnalité intéressante de TINA est que le débogueur HDL est maintenant intégré.

Vous pouvez:
  • Exécutez instruction par instruction les codes VHDL et Verilog (étape)
  • Exécuter les sous-programmes en une seule instruction (étape sur)
  • Ajouter des points d'arrêt (Basculer le point d'arrêt), en cours d'exécution en continu (Démarrer) et en s'arrêtant aux points d'arrêt.
  • Placez les variables, les signaux et les autres objets sous l'onglet Montres et voyez leur valeur lors du débogage.
  • Affichez tous les points d'arrêt et les objets sous les onglets Points d'arrêt et sections locales au bas de la fenêtre du débogueur HDL.
Débogueur HDL, image 1