• Aller à la page principale de TINA et aux informations générales 

• Simulation VHDL
• Verilog Simulation
• Simulation Verilog-A et AMS
• System Verilog Simulation
• Simulation SystemC

VHDL-AMS est une extension du langage de description matérielle VHDL, également inclus dans TINA. Il comprend Aanalogique et Mixe-Signal extensions (AMS) au langage VHDL purement numérique afin de simuler des systèmes à signaux analogiques et mixtes. Vous pouvez trouver plusieurs exemples de circuit dans le dossier Exemples\HDL\VHDL-AMS de TINA.

Exemple VHDL-AMS :