HDL Debugger: Debugging VHDL i Verilog kodovi

HDL Debugger: Debugging VHDL i Verilog kodovi

Otklanjanje pogrešaka u programima HDL-a posebno je teško zbog istodobnih procesa na tim jezicima.

Velika značajka u TINA je da je HDL debugger sada integriran.

Vi možete:
  • Izvrši VHDL i Verilog kodove za izjavu (korak)
  • Izvršavanje podprograma kao jednog izvoda (Step Over)
  • Dodajte točke prekida (Toggle Breakpoint), neprekidno (Start) i zaustavite se na točkama prekida.
  • Postavite varijable, signale i druge objekte na karticu Satovi i pogledajte njihovu vrijednost tijekom otklanjanja pogrešaka.
  • Pregledajte sve prijelomne točke i objekte na karticama Breakpoints i Locals na dnu prozora HDL debugger.
HDL Debugger, slika 1