3. Sklopni tranzistor s efektom polja (JFET)

Tranzistor s efektom spajanja (JFET)

MOSFET ima brojne prednosti u odnosu na tranzistor s efektom polja (JFET). Značajno je da je ulazni otpor MOSFET-a veći od onog u JFET-u. Iz tog razloga, MOSFET je odabran u korist JFET-a za većinu aplikacija. Ipak, JFET se još uvijek koristi u ograničenim situacijama, posebno za analogne aplikacije.

Vidjeli smo da poboljšanje MOSFETs zahtijevaju ne-nula vrata napon u obliku kanala za provođenje. Nema većine-nosilac struja može teći između izvora i odvoda bez ovog primijenjenog napona vrata. Nasuprot tome, JFET kontrolira provodljivost struje većine nosača u postojećem kanalu između dva ohmska kontakta. To čini promjenom ekvivalentnog kapaciteta uređaja.

Iako pristupamo JFET-ima bez korištenja rezultata izvedenih ranije za MOSFET-ove, vidjet ćemo mnoge sličnosti u radu dviju vrsta uređaja. Te su sličnosti sažete u odjeljku 6: "Usporedba MOSFET-a s JFET-om".

Shema za fizičku strukturu JFET-a prikazana je na slici 13. Kao i BJT, JFET je tri terminalna uređaja. U osnovi ima samo jednu pn spoj između vrata i kanala, a ne dva kao u BJT (iako se čini da su dva pn Spojevi prikazani na slici 13, spojeni su paralelno spajanjem terminala vrata. Oni se stoga mogu tretirati kao jedan spoj.

Korištenje električnih romobila ističe n-Kanal JFET, prikazan na slici 14 (a), konstruiran je pomoću trake od n-tip materijala s dva p- materijali koji se šire u traku, po jedan na svakoj strani. p-kanal JFET ima traku od p-tip materijala s dva n- materijali tipa koji se šire u traku, kao što je prikazano na slici 13 (b). Slika 13 također prikazuje simbole kruga.

Da bismo dobili uvid u rad JFET-a, spojimo n-Kanal JFET na vanjski krug kao što je prikazano na slici 14 (a). Pozitivni napon napajanja, V_DD, nanosi se na odvod (to je analogno V_CC napon napajanja za BJT) i izvor je priključen na zajednički (tlo). Napon napajanja vrata, V_GG, primjenjuje se na vrata (to je analogno V_BB za BJT).

Slika 13-Fizička struktura JFET-a

V_DD daje napon izvora odvoda, v_DS, koji uzrokuje struju odvoda, i_Dda teče iz odvoda u izvor. Budući da je ulazno-izlazno čvorište obrnuto-pristrano, rezultat je nula vrata. Struja odvoda, i_D, koja je jednaka izvornoj struji, postoji u kanalu okruženom pVrata. Napon od vrata do izvora, v_GS, koji je jednak, stvara a osiromašena regija u kanalu koji smanjuje širinu kanala. To, zauzvrat, povećava otpor između odvoda i izvora.

Slika 14 - n-kanalni JFET spojen na vanjski krug

Smatramo JFET rad sa v_GS = 0, kao što je prikazano na slici 14 (b). Struja odvoda, i_D, kroz n-kanal iz odvoda do izvora uzrokuje pad napona duž kanala, s većim potencijalom na spoju odvodne kapije. Ovaj pozitivni napon na spoju odvodne kapije obrnuto-nagiba pn spoj i proizvodi područje osiromašenja, kao što je prikazano na tamno osjenčanom području na slici 14 (b). Kad porastemo v_DS, struja odvoda, i_D, također se povećava, kao što je prikazano na slici 15.

Ovo djelovanje rezultira većom regijom osiromašenja i povećanom otpornošću kanala između odvoda i izvora. Kao v_DS Nadalje se povećava točka, gdje se dostigne točka gdje područje iscrpljivanja reže cijeli kanal na rubu odvoda, a struja odvoda doseže točku zasićenja. Ako povećamo v_DS iza ove točke, i_D ostaje relativno konstantna. Vrijednost zasićene struje s V_GS = 0 je važan parametar. To je struja zasićenja izvora odvoda, I_DSS, Pronašli smo ga KV_T² za način iscrpljivanja MOSFET. Kao što se može vidjeti na slici 15, povećanje v_DS izvan ovog takozvanog kanala pinch-off točka (-V_P, I_DSS) uzrokuje vrlo neznatno povećanje. \ t i_D, A i_D-v_DS karakteristična krivulja postaje gotovo ravna (tj. i_D ostaje relativno konstantna kao v_DS dodatno se povećava). Sjetite se toga V_T (sada označeno V_P) je negativan za n-kanalni uređaj. Rad iznad točke isključivanja (u području zasićenja) dobiva se kada napon odvoda, V_DS, veći je od -V_P (vidi sliku 15). Kao primjer, recimo V_P = -4V, to znači da napon odvoda, v_DS, mora biti veći ili jednak - (- 4V) kako bi JFET ostao u području zasićenja (normalnog rada).

Ovaj opis ukazuje na to da je JFET uređaj tipa ispražnjenja. Očekujemo da će njegove karakteristike biti slične onima kod iscrpljivanja MOSFET-ova. Međutim, postoji važna iznimka: Iako je moguće raditi MOSFET tipa osiromašenog tipa u načinu poboljšanja (primjenom pozitivnog v_GS ako je uređaj n-Kanal) to nije praktično u uređaju tipa JFET. U praksi, maksimum v_GS je ograničen na približno 0.3V od pn-junja ostaje bitno isključena s tim malim naponom naprijed.

Slika 15 –– i_D protiv v_DS karakteristično za n-Kanal JFET (V_GS = 0V)

3.1 JFET Varijacija napona od vrata do izvora

U prethodnom odjeljku razvili smo i_D-v_DS karakteristična krivulja s V_GS = 0. U ovom odjeljku smatramo da je kompletan i_D-v_DS karakteristike za različite vrijednosti. \ t v_GS, Treba primijetiti da u slučaju BJT, karakteristične krivulje (i_C-v_CE) imati i_B kao parametar. FET je naponski kontrolirani uređaj gdje v_GS kontrolira. Slika 16 pokazuje i_D-v_DS karakteristične krivulje za oba n-kanal i p-kanal JFET.

Slika 16-i_D-v_DS karakteristične krivulje za JFET

Kako se povećava (v_GS je negativnije za n-kanal i pozitivniji za a p- kanala) nastaje područje iscrpljivanja i postiže se prikliještenje za niže vrijednosti i_D, Stoga za n-Kanal JFET od slike 16 (a), maksimum i_D smanjuje od I_DSS as v_GS je više negativan. Ako v_GS dalje se smanjuje (više negativno), vrijednost v_GS nakon toga i_D će biti nula bez obzira na vrijednost v_DS, Ova vrijednost v_GS Zove se V_{GS (OFF)}, ili napon stezanja (V_p). Vrijednost V_p je negativan za n-kanal JFET i pozitivan za a p-kanal JFET. V_p može se usporediti s V_T za način iscrpljivanja MOSFET.

Značajke prijenosa 3.2 JFET

Značajka prijenosa je dijagram struje odvoda, i_D, kao funkcija napona odvoda do izvora, v_DS, jer je oznaka v_GS jednak skupu konstantnih napona (v_GS = -3V, -2, -1V, 0V na slici 16 (a)). Značajka prijenosa je gotovo neovisna o vrijednosti v_DS jer nakon što JFET dosegne pinch-off, i_D ostaje relativno konstantna za povećanje vrijednosti v_DS, To se može vidjeti iz i_D-v_DS krivulje na slici 16, gdje svaka krivulja postaje približno ravna za vrijednosti v_DS>V_p.

Na slici 17 prikazujemo karakteristike prijenosa i i_D-v_DS karakteristike za n-kanal JFET. Iscrtavamo ih s zajedničkim i_D osi kako bi se pokazalo kako se dobiva jedna od druge. Značajke prijenosa mogu se dobiti iz nastavka i_D-v_DS krivulje prikazane crtkanim linijama na slici 17. Najkorisnija metoda određivanja prijenosne karakteristike u području zasićenja je sa sljedećim odnosom (Shockleyeva jednadžba):

(16)

Dakle, samo trebamo znati I_DSS i V_p kako bi se utvrdila cjelokupna karakteristika. Tehnički listovi proizvođača često daju ova dva parametra, tako da se karakteristika prijenosa može konstruirati. V_p u tehničkom listu proizvođača prikazano je kao V_{GS (OFF)}, Zapamtite to i_D zasićuje, (tj. postaje konstantno) kao v_DS prekoračuje napon potreban da se kanal otkine. To se može izraziti kao jednadžba za v_{DS, sjedio} za svaki krivulja, kako slijedi:

(17)

As v_GS postaje više negativan, pinch-off se javlja pri nižim vrijednostima v_DS i struja zasićenja postaje manja. Korisna regija za linearni rad je iznad pinch-off-a i ispod probojnog napona. U ovoj regiji, i_D zasićena je i njezina vrijednost ovisi o v_GSprema Equation (16) ili karakteristici prijenosa.

Slika 17 - JFET krivulje karakteristika prijenosa

Prijenos i i_D-v_DS karakteristične krivulje za JFET, koje su prikazane na slici 17, razlikuju se od odgovarajućih krivulja za BJT. Krivulje BJT mogu se prikazati kao ravnomjerno raspoređene za jednake korake u baznoj struji zbog linearnog odnosa između i_C i i_B, JFET i MOSFET nemaju trenutnu analogiju baznoj struji jer su struje vrata jednake nuli. Stoga smo prisiljeni pokazati obitelj krivulja i_D vs v_DS, a odnosi su vrlo nelinearni.

Druga razlika odnosi se na veličinu i oblik omske regije karakterističnih krivulja. Podsjetimo se da u korištenju BJTs izbjegavamo nelinearnu operaciju izbjegavanjem niže vrijednosti 5% vrijednosti v_CE (tj područje zasićenja), Vidimo da je širina omskog područja za JFET funkcija napona od vrata do izvora. Ohmička regija je prilično linearna sve dok se koljeno ne pojavi blizu štipanja. Ova regija se naziva omička regija jer kada se tranzistor koristi u ovoj regiji, ponaša se kao ohmski otpornik čija je vrijednost određena vrijednošću v_GS. Kako se veličina napona od vrata do izvora smanjuje, širina omskog područja raste. Sa slike 17 također primjećujemo da je napon proboja funkcija napona od vrata do izvora. Zapravo, da bismo dobili razumno linearno pojačanje signala, moramo koristiti samo relativno mali segment ovih krivulja - područje linearnog rada je u aktivnom području.

As v_DS povećava se od nule, točka loma se pojavljuje na svakoj krivulji iza koje struja drenaže raste vrlo malo v_DS i dalje raste. Pri toj vrijednosti napona odvoda do izvora dolazi do isključivanja. Vrijednosti pinch-off označene su na slici 17 i povezane su isprekidanom krivuljom koja odvaja omsku regiju od aktivne regije. Kao v_DS nastavlja se povećavati iznad pinch-offa, doseže se točka gdje napon između odvoda i izvora postaje toliko velik da lavinski slom javlja. (Ovaj fenomen javlja se i kod dioda i BJTs). Na točci kvara, i_D naglo se povećava s neznatnim povećanjem v_DS, Ovaj se proboj javlja na kraju odvoda spoja na ulaznom kanalu. Stoga, kada napon odvodne kapije, v_DG, prelazi napon proboja (BV_GDS za pn lavina (za v_GS = 0 V]. U ovom trenutku i_D-v_DS Karakteristična je svojstvena forma prikazana na desnoj strani slike 17.

Područje između napona prignječenja i lavinskih kvarova naziva se aktivna regija, područje djelovanja pojačala, područje zasićenja, ili područje s potezima. Ohmička regija (prije pinch-off) obično se naziva trioda, ali se ponekad naziva područje upravljano naponom. JFET radi u ohmskoj regiji i kada je poželjan varijabilni otpornik iu aplikacijama za prebacivanje.

Napon proboja je funkcija v_GS kao i v_DS, Kako je jačina napona između kapije i izvora povećana (više negativno za n-kanal i pozitivniji za p-kanala), napon proboja se smanjuje (vidi sliku 17). S v_GS = V_p, struja odvoda je nula (osim male struje curenja), i sa v_GS = 0, struja odvoda zasićuje na vrijednosti,

(18)

I_DSS je struja zasićenja odvoda do izvora.

Između otkucaja i sloma, struja odvoda je zasićena i ne mijenja se značajno kao funkcija v_DS, Nakon što JFET prođe pinch-off radnu točku, vrijednost i_D može se dobiti iz karakterističnih krivulja ili iz jednadžbe

(19)

Točnija verzija ove jednadžbe (uzimajući u obzir blagi nagib karakterističnih krivulja) je sljedeća:

(20)

λ je analogno λ za MOSFET-ove i za 1 /V_A za BJTs. Od λ je mala, pretpostavljamo , Time se opravdava izostavljanje drugog faktora u jednadžbi i upotrebom aproksimacije za polarizaciju i veliku analizu signala.

Struja zasićenja odvoda do izvora, I_DSS, je funkcija temperature. Na učinke temperature V_p nisu velike. Međutim, I_DSS Smanjuje se kako se temperatura povećava, a smanjenje je jednako 25% za 100^o povećanje temperature. Čak i veće varijacije se pojavljuju u V_p i I_DSS zbog malih varijacija u proizvodnom procesu. To se može vidjeti ako pogledate Dodatak za 2N3822 gdje je maksimum I_DSS je 10 mA, a minimum je 2 mA.

Struje i naponi u ovom poglavlju prikazani su za n-kanal JFET. Vrijednosti za p-Kanal JFET je obrnuto od onih danih za n-kanal.

3.3 JFET mali signalni model

JFET-ov model malog signala može se izvesti slijedeći iste procedure koje se koriste za MOSFET. Model se temelji na odnosu jednadžbe (20). Ako uzmemo u obzir samo ac komponenta napona i struja, imamo

(21)

Parametri u jednadžbi (21) dani su djelomičnim derivatima,

(22)

Rezultat je prikazan na slici 18. Primijetite da je model identičan MOSFET modelu koji je prethodno izveden, osim što su vrijednosti g_m i r_o izračunavaju se koristeći različite formule. Zapravo, formule su identične ako V_p zamjenjuje se V_T.

Slika 18 - JFET model izmjeničnog napona malog signala

Za projektiranje JFET pojačala, Q-točka za dc struja pristranosti može se odrediti ili grafički, ili pomoću analize kruga uz pretpostavku pinch-off moda za tranzistor. dc struja pristranosti na Q-točki trebala bi se nalaziti između 30% i 70% od I_DSS, To smješta Q-točku u većini linearnih područja karakterističnih krivulja.

Odnos između i_D i v_GS može se iscrtati na bezdimenzijski graf (tj. normalizirana krivulja) kako je prikazano na slici 20.

Vertikalna os ove grafikone je i_D/I_DSS i vodoravna os v_GS/V_p, Nagib krivulje je g_m.

Razuman postupak za lociranje mirne vrijednosti u blizini središta linearnog radnog područja je odabir i. Primijetite sa slike 6.20 da je to blizu središnje točke krivulje. Zatim odabiremo. To daje širok raspon vrijednosti za v_ds koji drže tranzistor u načinu isključivanja.

Slika 20 -i_D/I_DSS protiv v_GS/V_p

Transconductance na Q-točki možemo pronaći ili s nagiba krivulje slike 20 ili pomoću jednadžbe (22). Ako koristimo ovaj postupak, parametar transconductance je dan kao

(23)

Zapamtite da je ova vrijednost g_m ovisi o pretpostavci da I_D postavljen je na pola I_DSS i V_GS . 0.3V_p, Ove vrijednosti obično predstavljaju dobru početnu točku za postavljanje mirujućih vrijednosti za JFET.

PRETHODNA- 2. Poluvodički metal-oksid FET (MOSFET)

SLJEDEĆA 4. FET konfiguracije pojačala i polarizacija