Verilog A i AMS simulacija
Verilog A i AMS simulacija
Jump to TINA Main Page & General Information
Danas se najčešće koristi jezik za opisivanje elektroničkih sklopova i modela uređaja Spice netlist format (1973). Međutim Spice Netlisti su često teško čitati i razumjeti, a nedostaje im puno funkcionalnosti programskih jezika koje bi inženjeri trebali pri stvaranju modela i simulacije.
Relativno novi Verilog-A jezik (1995) pruža alternativnu metodu s lako razumljivom sintaksom stila C programskog jezika. Tako je Verilog-A prikladan nasljednik SPICE netlists za opisivanje sklopova topologija.
Još sofisticiranija metoda opisivanja sklopa elektronike koja sadrži i analogne i digitalne komponente je Verilog-AMS jezik. Kao što smo ranije primijetili, Verilog-AMS je derivat čisto digitalnog Veriloga, proširenog s čisto analognim Verilogom A i sučeljem za povezivanje analognog i digitalnog dijela.
Većina knjižnica uređaja TINA-a je u Spice format popisa mreža. Međutim, već možete stvarati i uvoziti modele i postavljati TINA makronaredbe u format Verilog-A i Verilog-AMS. Možete pronaći nekoliko primjera jezika, modela uređaja i sklopova u Primjeri\HDL\Verilog-A i Primjeri\HDL\Verilog-AMS fascikle TINA.
Primjer Verilog-AMS:
Sljedeći krug sadrži makro digitalni analogni pretvarač (DAC) s serijskim perifernim sučeljem (SPI) i makronaredbu ispitnog stola koja generira digitalni SPI signal. DAC model je definiran u Verilog AMS-u. Zanimljivo je da je testna ploča na lijevoj strani napisana u VHDL-u, što je primjer miješanja različitih HDL-ova, ali ovdje ćemo se usredotočiti na maketu Verilog AMS na desnoj strani. Ovaj krug (DAC VAMS.TSC) uključen je u mapu EXAMPLESVerilog AMS tvrtke TINA.
U TINA-i možete vidjeti Verilog AMS kod DAC modela ako dvaput kliknete na DAC makro i pritisnete tipku Enter Macro.
Dio koda prikazan je u nastavku:
Nećemo ulaziti u detaljnu analizu koda. Mi samo želimo pokazati da u prvom dijelu prikazanom gore, DA Verilog modul pretvara serijski signal u analogni signal (VOUTA).
Na kraju gore prikazanog makronaredbe (u TINA-i možete skrolovati dolje), poziva se DA modul i signal se uglađuje jednostavnim opampom i RC filtrom pomoću Verilog A uputa. Također možete vidjeti definiciju kondenzatora u gornjem fragmentu koda.