Digital Verilog szimuláció

Digitális Verilog elektronikus áramkör-szimuláció

Jump to TINA Main Page & General Information 

A TINA program tartalmazza a szintén hatékony, digitális áramkörök leírására szolgáló nyelvet, a Verilog-ot is. A Verilog előnye a VHDL-hez képest, hogy könnyebb megtanulni és megérteni, azonban a VHDL-ben több funkció van.

A TINA lefordíthatja a Verilog modelleket és a többi digitális összetevőt szintetizálható VHDL kódra, a Xilinx Webpack szoftverével létrehozhatja a terv végrehajtását leíró bitfolyam fájlt, majd feltöltheti azt Xilinx FPGA chipekre.

A következő áramkör ugyanazt a Full Adder áramkört (full adder circuit) hasonlítja össze VHDL és Verilog használatával.
Digitális Verilog szimuláció, kép 1

A rajzjel ugyanaz, csak a makrók kódjai különböznek.

Kattintson duplán a VHDL vagy a Verilog makrókra, és nyomja meg az Enter Makró gombot a teljes részletek megtekintéséhez és a kód szerkesztéséhez:

A lényegi részek nagyon hasonlóak:

VerilogVHDL
assign S = A ^ BS <= (A xor B)
assign C = A & BC <= (A and B)
Ha futtatja a Digitális Idődiagram...-ot (Digital Timing Analysis) az Analízis menüből, a következő ábra jelenik meg:

Láthatjuk, hogy mindkét modell kimeneti jelei pontosan megegyeznek.

    X
    Örülök, hogy itt vagy Cégünk a DesignSoft Kft.
    Lehetővé teszi a csevegést, ha segítségre van szüksége a megfelelő termék megtalálásához vagy támogatásra.
    a wpchatıco