10. FET erősítő kialakítása

JELENLEG - 10. FET erősítő kialakítása

FET erősítő kialakítása

Mostanában felfedezzük a FET erősítő elemzés kiterjesztését, amelyet a jelen fejezetben bemutattunk a FET erősítők tervezésére. Megpróbáljuk meghatározni az ismeretleneket a tervezési problémában, majd egyenleteket fejleszteni ezekre az ismeretlenekre. Mint a legtöbb elektronikai tervezésnél, az egyenletek száma kisebb lesz, mint az ismeretlenek száma. A további korlátok bizonyos általános célok elérése érdekében jönnek létre (pl. A minimális költség, a teljesítményváltozások kisebb változása miatt).

10.1 A CS erősítő

Ebben a fejezetben a CS erősítő tervezési eljárása látható. A JFET-et és a MOSFET-féle kimerülést csökkentett szervezettel csökkentjük. Bár ez úgy tűnik

redukáljon egy nagyon rutinszerű eljárást, meg kell győznie magát arról, hogy megértette az egyes lépések eredetét, mivel később több változatra is szükség lehet. Ha a CS-erősítő megtervezéséhez mindössze annyit tesz, hogy meggondolatlanul „bekapcsolja” az általunk bemutatott lépéseket, akkor hiányzik ennek a beszélgetésnek a lényege. Mérnökként olyan dolgokat keres, amelyek megfelelnek nem rutin. Az elméletnek a szervezett megközelítésre való csökkentése az, amit fog tenni. Ön nem fogja egyszerűen alkalmazni azokat a megközelítéseket, amelyeket mások már megtettek az Ön számára.

Az erősítőket úgy tervezték, hogy megfeleljenek az erősítési követelményeknek, feltéve, hogy a kívánt specifikációk a tranzisztor tartományán belül vannak. A tápfeszültséget, a terhelési ellenállást, a feszültségerősítést és a bemeneti ellenállást (vagy az áramerősítést) általában megadják. A tervező feladata az ellenállási értékek kiválasztása R1, R2, RDés RS. Lásd az 40 ábrát az eljárás lépései szerint. Ez az eljárás feltételezi, hogy egy eszközt választottak ki, és hogy jellemzői ismertek.

40 JFET CS erősítő

Először válasszon ki egy Q-pontot a FET jellemző görbék telítettségi régiójában. Példaként lásd az 40 (b) ábra görbéit. Ez azonosítja VDSQ, VGSQés IDQ.

Most megoldjuk a kimeneti hurok két ellenállását, RS és a RD. Mivel két ismeretlen van, két független egyenletre van szükségünk. Kezdjük a dc KVL egyenlet a lefolyó-forrás hurok körül

 (58)

Megoldás a két ellenállás összegéhez

 (59)

 (60)

Az ellenállás, RD, az egyetlen egyenlet ismeretlen. Megoldás RD egy négyzetes egyenletet eredményez, amelynek két oldala van, egy negatív és egy pozitív. Ha a pozitív megoldás eredménye RD > K1így negatív RS, új Q-pontot kell kiválasztani (azaz indítsa újra a tervet). Ha a pozitív oldat hozama RD < K1, folytathatjuk.

Most, hogy RD ismert, megoldjuk RS egyenlet (59) használatával, a csatorna-forrás-hurok egyenlet.

 (61)

A RD és a RS ismert, csak meg kell találnunk R1 és a R2.

Kezdjük a KVL egyenlet átírásával a kapuforrás hurok számára.

 (62)

A feszültség, VGS, ellentétes polaritással rendelkezik VDD. Így a kifejezés IDQRS nagyobbnak kell lennie, mint a VGSQ nagyságrendben. Másképp, VGG ellentétes polaritása lesz VDD, ami nem lehetséges az (62) egyenlet szerint.

Most megoldjuk R1 és a R2 feltételezve, hogy a VGG talált a ugyanaz a polaritás as VDD. Ezeket az ellenállási értékeket a RG az aktuális erősítés egyenletéből vagy a bemeneti ellenállásból. Megoldjuk R1 és a R2.

 (63)

Tegyük fel, hogy az (62) egyenlet a VGG ez az ellentétes polaritású of VDD. Nem lehet megoldani R1 és a R2. A gyakorlati módja annak, hogy elengedjük VGG = 0 V.   . Mivel VGG az (62) egyenlet, a korábban kiszámított érték RS most módosítani kell.

41 - CS erősítő

Az 41 ábrán, ahol egy kondenzátort egy rész kiiktatására használnak RS, fejlesztjük az új értéket RS az alábbiak szerint:

 (64)

Az értéke RSDC is RS1 + RS2 és az érték RZacskó is RS1.

Most, hogy van egy új RSDC, meg kell ismételnünk a tervezés korábbi korábbi lépéseit. Ismét meghatározzuk RD a KVL használatával a csatorna-forrás hurokhoz.

 (65)

A tervezési probléma most mindkettő kiszámításá válik RS1 és a RS2 ahelyett, hogy csak egy forrásellenállást találna.

Új értékkel RD of K1 - RSDC, az egyenlet (60) feszültséggyarapodás kifejezéséhez megyünk RZacskó erre használják ac egyenlet helyett RS. A következő további lépéseket kell hozzáadni a tervezési eljáráshoz:

Találunk RZacskó (Ez egyszerűen RS1) a feszültségfokozó egyenletből

 (66)

RZacskó az egyetlen egyenlet ismeretlen. Erre megoldást találunk

 (67)

Tegyük fel, hogy most RZacskó pozitívnak, de kevesebb mint RSDC. Ez a kívánatos állapot azóta

 (68)

Ezután a design teljes és

  (69)

Feltételezem, hogy RZacskó pozitívnak, de nagyobb mint RSDC. Az erősítőt nem lehet a kiválasztott feszültségerősítéssel és Q-ponttal megtervezni. Új Q-pontot kell kiválasztani. Ha a feszültségnövekedés túl magas, előfordulhat, hogy a tervezést nem lehet Q-ponttal végrehajtani. Szükség lehet egy másik tranzisztorra, vagy két külön szakasz alkalmazását lehet szükség.

10.2 A CD-erősítő

Most bemutatjuk a CD JFET erősítő tervezési eljárását. A következő mennyiségek vannak megadva: az aktuális erősítés, a terhelési ellenállás és a VDD. A bemeneti ellenállás megadható az áramerősítés helyett. A következő eljárást tanulmányozva olvassa el a 39. ábra áramkörét. Ezúton is emlékeztetünk arra, hogy az elmélet lépésekké történő redukálása a vita fontos része - nem a tényleges lépések.

Először válasszon egy Q-pontot a FET jelleggörbék közepén a 20. ábra segítségével („3. fejezet: Junction field-effect tranzisztor (JFET)”). Ez a lépés határozza meg VDSQ, VGSQ, IDQ és a gm.

A forráshoz csatlakoztatott ellenállást a dc KVL egyenlet a lefolyó-forrás hurok körül.

 (70)

ahonnan megtaláljuk a dc értéke RS,

 (71)

Mi a következő ac az ellenállás értéke, RZacskó, az átrendezett áramerősítési egyenletből, az (55) egyenlet.

 (72)

ahol RG = Rin. Ha a bemeneti ellenállás nincs megadva, hagyja RZacskó = RSDC és számítsuk ki az (72) egyenlet bemeneti ellenállását. Ha a bemeneti ellenállás nem elég magas, szükség lehet a Q-pont helyének megváltoztatására.

If Rin meg kell határozni, ki kell számítani RZacskó az (72) egyenletből. Ilyen esetekben, RZacskó különbözik RSDC, így megkerüljük a részeket RS kondenzátorral.

Most fordítjuk figyelmünket a bemeneti előfeszítő áramkörre. Meghatározzuk VGG az egyenlet használata,

 (73)

A forráskövető FET erősítőben és fázisban nem állítható elő fázis inverzió VGG általában ugyanolyan polaritással rendelkezik, mint a tápfeszültség.

Most, hogy VGG ismert, meghatározzuk az értékeket R1 és a R2 a torzítási áramkör Thevenin-egyenértékéből

 (74)

Az SF-ben általában elegendő a lefolyóáram, hogy kifejlessze az ellentétes polaritási feszültséget, amely a JFET-kapu által igényelt negatív feszültségek ellensúlyozásához szükséges. Ezért normál feszültség-megosztási torzítás használható.

Az 44 - CD erősítő az RS egy részét megkerüli

Most visszatérünk a bemeneti ellenállás meghatározásának problémájához. Feltételezhetjük, hogy RS az 44 ábrán látható, ami különböző értékekhez vezet RZacskó és a RSDC. Az egyenlet (71) segítségével megoldjuk RSDC. Ezután engedjük RG egyenlő a megadott értékkel Rin, és az egyenlet (72) segítségével oldja meg RZacskó.

Ha a RZacskó a fenti számítás kisebb, mint RSDC, a tervezést elkerüli RS2 kondenzátorral. Emlékezz arra RZacskó = RS1 és a RSDC = RS1 + RS2. Ha viszont, RZacskó nagyobb, mint RSDC, a Q-pontot egy másik helyre kell áthelyezni. Kiválasztunk egy kisebbet VDS ezáltal megnövekedett feszültséget okozva áthalad RS1 + RS2, Ami RSDC nagyobb. Ha VDS nem lehet megfelelően csökkenteni RSDC nagyobb, mint RZacskó, akkor az erősítő nem tervezhető az adott áramerősítéssel, Rinés FET típus. E három specifikáció egyikét meg kell változtatni, vagy egy második erősítő fokozatot kell használni a szükséges erősítés biztosításához.

10.3 Az SF Bootstrap erősítő

Most megvizsgáljuk a CD-erősítő variációját SF (vagy CD) bootstrap FET erősítő. Ez az áramkör egy speciális eset az SF-nek, amelyet a bootstrap áramkör és az 45 ábrán látható.

Itt a torzítás csak a forrásellenállás egy részén alakul ki. Ez csökkenti a kondenzátor megkerülésének szükségességét a forrásellenállás egy részén, és így sokkal nagyobb bemeneti ellenállást ér el, mint általában. Ez a kialakítás lehetővé teszi, hogy kihasználjuk a FET nagy impedanciájú jellemzőit anélkül, hogy nagy értékű kapuellenállást használnánk. RG.

Az 46 ábrán látható egyenáramkör az áramkör működésének értékelésére szolgál

Bootstrap forráskövető

45 ábra - Bootstrap forráskövető

Ezt feltételezzük iin elég kicsi ahhoz, hogy megközelítse az áramot RS2 as i1. A kimeneti feszültség ezután megállapítható

 (75)

ahol

 (76)

Ha a feltételezés iin érvénytelen, helyébe a kifejezés lép

 (77)

KVL egyenlet a bemeneti hozamoknál vin az alábbiak szerint:

 (78)

A jelenlegi, i1, egy aktuális osztó kapcsolatból származik,

 (79)

Az (79) és (78) egyenletek kombinálása,

 (80)

Egy második egyenlet vin a hurok köré épül RG és a RS2 alábbiak szerint.

 (81)

Eltávolítjuk vin az egyenlet (80) egyenletével (81) állítva és megoldva iin szerezni

 (82)

A bemeneti ellenállás, Rin = vin/iin, az egyenlet (81) egyenlet (82) osztásával az eredménykel

 (83)

RG ebben az egyenletben az egyetlen ismeretlen, így megoldani tudjuk,

 (84)

Az aktuális nyereség

 (85)

Most már használhatjuk a korábban levont egyenleteket a megfigyeléssel együtt RS - RS2 = RS1 az aktuális nyereség megoldása érdekében.

 (86)

A feszültségerősítés

 (87)

Ne feledje, hogy az (84) egyenletben a nevező nagyobb, mint a számláló, és ez azt mutatja RG <(Rin-RS2). Ez bizonyítja, hogy nagy bemeneti ellenállás érhető el anélkül, hogy ugyanolyan nagyságrendű lenne, mint a RG.