Jump to TINA Main Page & General Information 

• Verilog մոդելավորում
• SystemVerilog մոդելավորում
• VHDL մոդելավորում
• VHDL-AMS մոդելավորում
• SystemC մոդելավորում

Այսօր էլեկտրոնային էլեկտրոնային սխեմաներն ու սարքի մոդելները նկարագրող ամենատարածված լեզուն այն է Spice netlist ֆորմատ (1973): Այնուամենայնիվ, Spice netlists հաճախ դժվար է կարդալ եւ հասկանալ, եւ նրանք չունեն ծրագրավորման լեզուների բազմաթիվ գործառույթներ, որոնցով ինժեներները կկարողանան ստեղծել մոդելներ եւ մոդելավորում:

Համեմատաբար նոր Verilog-A լեզուն (1995) ապահովում է այլընտրանքային մեթոդ, որը հեշտ է կարդալ ծրագրավորման լեզու C- ի նման սինթետիկ: Այսպիսով, Verilog-A- ը համապատասխան իրավահաջորդն է SPICE ցանցային տողերի նկարագրության համար:

Էլեկտրոնիկայի սխեման նկարագրելու նույնիսկ ավելի բարդ մեթոդ, որը պարունակում է ինչպես անալոգային, այնպես էլ թվային բաղադրիչներ, Verilog-AMS լեզուն է: Ինչպես ավելի վաղ նկատեցինք, Verilog-AMS- ը զուտ թվային Verilog- ի ածանցյալ է զուտ անալոգային Verilog A- ի և ինտերֆեյսի համար `անալոգային և թվային մասերի միացման համար:

TINA- ի սարքի գրադարանների մեծ մասը գտնվում են Spice netlist ձևաչափը: Այնուամենայնիվ, դուք արդեն կարող եք մոդելներ ստեղծել և ներմուծել և տեղադրել TINA մակրոները Verilog-A և Verilog-AMS ձևաչափերով: Դուք կարող եք գտնել մի քանի լեզուների օրինակներ, սարքերի մոդելներ և սխեմաներ Օրինակներ\HDL\Verilog-A և Օրինակներ\HDL\Verilog-AMS TINA-ի թղթապանակները:

Verilog-AMS օրինակ:

Հետեւյալ միացումում պարունակում է Digital Analog Converter (DAC) մակրոտնտեսական Serial Peripheral Interface (SPI) եւ փորձարկման նստարանային մակրո, ստեղծելով թվային SPI ազդանշան: DAC մոդելը սահմանվում է Verilog AMS- ի կողմից: Հետաքրքիր է, որ ձախ կողմում թեստային նստարանը գրված է VHDL- ում, որը տարբեր HDL- ների խառնուրդի օրինակ է, բայց այստեղ մենք կենտրոնանում ենք Verilog AMS մակրոյի աջ կողմում: Այս միացումը (DAC VAMS.TSC) ընդգրկված է TINA- ի EXAMPLESVerilog AMS թղթապանակում:

TINA- ում դուք կարող եք տեսնել DAC մոդելի Verilog AMS կոդը, եթե դուք կրկնակի սեղմեք DAC մակրո եւ սեղմեք Enter Մակրո կոճակը:

 Կոդի մի մասը ներկայացված է ստորեւ:

Մենք չենք մտնի կոդը մանրամասն վերլուծության: Պարզապես ցանկանում ենք ցույց տալ, որ վերը նշված առաջին մասում DA Verilog մոդուլը հերթական ազդանշանը վերափոխում է անալոգային ազդանշանի (VOUTA):

Վերևում ցուցադրված մակրոյի վերջում (TINA-ում կարող եք ոլորել այնտեղ ներքև), կանչվում է DA մոդուլը և ազդանշանը հարթվում է պարզ opamp-ով և RC ֆիլտրով՝ օգտագործելով Verilog A հրահանգները: Դուք կարող եք նաև տեսնել կոնդենսատորի սահմանումը վերևի կոդի հատվածում: