10. FET ուժեղացուցիչի դիզայն
ԸՆԹԱԻԿ - 10. FET ուժեղացուցիչի դիզայն
Նախորդ `9: FET ուժեղացուցիչի վերլուծություն
FET ուժեղացուցիչի դիզայն
Այժմ մենք ուսումնասիրում ենք FET- ի ուժեղացուցիչի վերլուծությունը, որը ներկայացված է սույն գլխում, FET- ի ուժեղացուցիչների նախագծման ժամանակ: Մենք կփորձենք սահմանել անճանաչելիները նախագծային պրոբլեմում, ապա զարգացնել հավասարակշռությունը այդ անհայտ անձանց համար: Ինչպես էլեկտրոնիկայի նախագծման մեծ մասում, հավասարումների թիվը կլինի պակաս, քան անհայտների թիվը: Լրացուցիչ խոչընդոտները ստեղծվում են որոշակի ընդհանուր նպատակներին հասնելու համար (օրինակ, նվազագույն արժեքը, պարամետրային փոփոխությունների արդյունքում կատարված փոփոխությունների պակաս փոփոխություն):
10.1 The CS ուժեղացուցիչ
Այս բաժնում ներկայացված է CS հզորացուցիչի նախագծման ընթացակարգը: Մենք պետք է նվազեցնենք JFET- ը եւ MOSFET- ի ուժեղացուցիչի դիզայնի կորուստը կազմակերպված կարգով: Թեեւ դա կարող է հայտնվել
դիզայնը հասցնել շատ սովորական գործընթացի, պետք է ինքներդ ձեզ համոզեք, որ հասկանում եք յուրաքանչյուր քայլի ծագումը, քանի որ հետագայում կարող են պահանջվել մի քանի փոփոխություններ: Եթե CS ուժեղացուցիչի նախագծման համար ձեր անելիքն ընդամենը մտածված «միացնելն» է մեր ներկայացրած քայլերին, ապա դուք բացակայում եք այս քննարկման ամբողջ իմաստը: Որպես ինժեներ, դուք ձգտում եք անել այն բաները, որոնք կան Նշում ռեժիմը: Կազմակերպված մոտեցման տեսությունը կրճատելը այն է, ինչ դուք պետք է անեք: Դուք պարզապես չեք կիրառի այն մոտեցումները, որոնք ուրիշներն արդեն արել են ձեզ համար:
Ուժեղացուցիչները նախատեսված են շահույթի պահանջները բավարարելու համար, ենթադրելով, որ ցանկալի տեխնիկական պայմանները գտնվում են տրանզիստորի տիրույթում: Սովորաբար նշվում են մատակարարման լարումը, բեռի դիմադրությունը, լարման ուժեղացումը և մուտքային դիմադրությունը (կամ ընթացիկ շահույթը): Դիզայների խնդիրն է ընտրել դիմադրության արժեքները R1, R2, RD, եւ RS. Տեսեք նկար 40- ին, երբ հետեւեք ընթացակարգի քայլերին: Այս ընթացակարգը ենթադրում է, որ ընտրվել է սարքը եւ նրա հատկանիշները հայտնի են:
Նկար 40 JFET CS ուժեղացուցիչ
Նախ, ընտրեք Q կետ `FET- ի բնութագրիչ կորերի հագեցվածության շրջանում: Խնդրեք Նկար 40- ի (բ) կորերը օրինակով: Սա բացահայտում է VDSQ, VGSQ, եւ IDQ.
Մենք այժմ լուծում ենք երկու դիմացկունների արտադրության հանգույցում, RS և RD. Քանի որ կան երկու անհայտներ, մենք պահանջում ենք երկու անկախ հավասարումներ: Մենք սկսում ենք գրել dc KVL- ի հավասարակշռումը, ելակի աղբյուրի հանգույցի շուրջ,
(58)
Երկու դիմացկունների գումարի լուծում զիջում է
(59)
(60)
Դիմադրությունը, RD, այս հավասարման միակ անհայտ է: Լուծելու համար RD հանգեցնում է երկու լուծումների ունեցող մեկ քառակուսի հավասարման, մեկ բացասական եւ մեկ դրական: Եթե դրական լուծում է առաջանում RD > K1, ինչը բացասական է RS, պետք է ընտրվի նոր Q կետ (այսինքն, վերագործարկեք դիզայնը): Եթե դրական լուծումը զիջում է RD < K1, մենք կարող ենք շարունակել:
Այժմ, երբ RD հայտնի է, մենք լուծում ենք RS օգտագործելով հավասարումը (59), արտահոսքի աղբյուրին հանգույցի հավասարումը:
(61)
հետ RD և RS հայտնի է, մենք պետք է գտնենք միայն R1 և R2.
Սկսենք վերսկսել KVL- ի հավասարումը դարպասի աղբյուրի հանգույցի համար:
(62)
Լարման, VGS, հակառակ բեւեռականություն է VDD. Այսպիսով տերմինը IDQRS պետք է լինի ավելի, քան VGSQ մագնիտուդով: Հակառակ դեպքում, VGG ապա հակառակ բեւեռականություն կունենա VDD, որը հնարավոր չէ հավասարման համաձայն (62):
Հիմա մենք լուծում ենք R1 և R2 ենթադրելով, որ VGG հայտնաբերված է նույն բեւեռականություն as VDD. Այս դիմադրության արժեքները ընտրվում են ըստ արժեքի RG ընթացիկ-եկամտի հավասարման կամ ներածական դիմադրությունից: Մենք լուծում ենք R1 և R2.
(63)
Ենթադրենք, հիմա հավասարումը (62) արդյունքում է VGG այն ունի հակառակ բեւեռականություն of VDD. Հնարավոր չէ լուծել R1 և R2. Գործավարության գործնական ուղին թույլ է տալիս VGG = 0 V. Այսպիսով, 
. Քանի որ VGG նշվում է Հավասարում (62), նախկինում հաշվարկված արժեքով RS այժմ պետք է փոփոխվի:
Նկար 41 - CS ուժեղացուցիչ
Նկարում 41- ում, որտեղ օգտագործվում է կոնդենսատոր, շրջանցելու մի մասը RS, մենք զարգացնում ենք նոր արժեքը RS Ինչպես նշված է հետեւյալում:
(64)
Արժեքը RSdc is RS1 + RS2 եւ արժեքը RԿացություն is RS1.
Այժմ մենք նոր ենք RSdc, մենք պետք է կրկնել մի քանի ավելի վաղ քայլերը նախագծման մեջ: Մեկ անգամ եւս որոշում ենք RD օգտագործելով KVL- ի արտահոսքի աղբյուր հանգույցի համար:
(65)
Դիզայնի խնդիրն այժմ դառնում է երկու հաշվարկներից մեկը RS1 և RS2 փոխարենը գտնել միայն մեկ աղբյուր դիմադրության:
Նոր արժեքով RD of K1 - ՌSdc, գնում ենք հավասարման լարման արդյունքի արտահայտություն (60) հետ RԿացություն օգտագործման համար ac այլ ոչ թե հավասարեցում RS. Դիզայնի ընթացակարգին պետք է ավելացվեն հետեւյալ լրացուցիչ քայլերը.
Մենք գտնում ենք RԿացություն (ինչը պարզապես RS1) լարման արդյունքի հավասարումներից
(66)
RԿացություն այս հավասարման միակ անհայտ է: Այդ լուծումը մենք գտնում ենք
(67)
Ենթադրենք հիմա RԿացություն դրական է, բայց ոչ պակաս RSdc. Դա, այնուամենայնիվ, ցանկալի պայման է
(68)
Այնուհետեւ մեր նախագծումը ամբողջական է եւ
(69)
Ենթադրենք RԿացություն դրական է համարվում ավելի մեծ քան RSdc. Ամրացուցիչը չի կարող նախագծվել լարման շահույթի եւ Q-կետի ընտրությամբ: Նոր Q կետը պետք է ընտրվի: Եթե լարման շահույթը չափազանց բարձր է, հնարավոր չէ դիզայնը դարձնել Q-կետով: Կարող են անհրաժեշտ լինել այլ տրանզիստոր կամ երկու առանձին փուլերի օգտագործումը:
10.2 CD ուժեղացուցիչ
Ներկայացնում ենք JFET CD- ի ուժեղացուցիչի նախագծման ընթացակարգը: Հետեւյալ քանակներն են `ընթացիկ շահույթը, բեռի դիմադրությունը եւ այլն VDD, Ներածման դիմադրությունը կարող է նշված լինել ընթացիկ շահույթի փոխարեն: Հղում կատարեք Նկար 39-ի շղթային, երբ ուսումնասիրեք հետևյալ ընթացակարգը: Կրկին հիշեցնում ենք, որ տեսությունը մի շարք քայլերի իջեցնելու գործընթացը այս քննարկման կարևոր մասն է, այլ ոչ թե իրական քայլերը:
Նկար 20-ի օգնությամբ նախ ընտրեք Q կետը FET բնութագրական կորերի կենտրոնում, «Գլուխ 3. Այս քայլը որոշում է VDSQ, VGSQ, IDQ և gm.
Մենք կարող ենք լուծում գտնել աղբյուրի հետ կապված ռեզիստորի համար `գրելով dc KVL- ի հավասարակշռումը շրջակա միջավայրի արտանետման հանգույցի շուրջ:
(70)
որոնցից մենք գտնում ենք dc արժեքը RS,
(71)
Հաջորդը մենք գտնում ենք ac արժեքը դիմադրության, RԿացություն, վերանայված ընթացիկ եկամտի հավասարումներից, Հավասարում (55):
(72)
որտեղ RG = Rin. Եթե մուտքային դիմադրությունը նշված չէ, թույլ տվեք RԿացություն = RSdc եւ հաշվարկել հաշվարկի ելակետային դիմադրությունը հավասարումներից (72): Եթե մուտքային դիմադրությունը բավարար չէ, անհրաժեշտ է փոխել Q-point դիրքը:
If Rin նշվում է, անհրաժեշտ է հաշվարկել RԿացություն հավասարումներից (72): Նման դեպքերում, RԿացություն տարբերվում է RSdc, այնպես որ մենք շրջանցում ենք մի մասը RS մի կոնդենսատոր:
Այժմ մենք ուշադրություն ենք դարձնում ներդրումային կողմնորոշման սխեմաներին: Մենք որոշում ենք VGG օգտագործելով հավասարումը,
(73)
Աղբյուրի հետեւորդի FET ուժեղացուցիչում եւ ոչ մի փուլում հակադարձություն չի առաջանում VGG սովորաբար միեւնույն բեւեռացումն է, քանի որ մատակարարման լարումը:
Այժմ, երբ VGG հայտնի է, մենք որոշում ենք արժեքները R1 և R2 իռացիոնալ սխեմաների Thevenin համարժեքը
(74)
Սովորաբար ՍԴ-ում բավականաչափ արտահոսք կա, զարգացնել հակառակ բեւեռության լարումը, որը անհրաժեշտ է փոխհատուցել JFET դարպասի կողմից պահանջվող բացասական լարման: Հետեւաբար, կարող է օգտագործվել նորմալ լարման բաժանումը:
Գծապատկեր 44- CD- ի ուժեղացուցիչը շրջանցելով RS- ն
Այժմ մենք վերադառնում ենք մուտքային դիմադրության հայտնելու խնդրին: Մենք կարող ենք ենթադրել, որ այդ մասը RS շրջանցված է, ինչպես նկար 44- ում, որը հանգեցնում է տարբեր արժեքների RԿացություն և RSdc. Մենք օգտագործում ենք Հավասարում (71) լուծելու համար RSdc. Հաջորդը, մենք թույլ տվեցինք RG հավասար է նշված արժեքին Rin, եւ օգտագործել հավասարումը (72) լուծելու համար RԿացություն.
Եթե RԿացություն վերը նշվածը փոքր է RSdc, դիզայնը կատարվում է շրջանցելով RS2 մի կոնդենսատոր: Հիշեք RԿացություն = RS1 և RSdc = RS1 + RS2. Եթե մյուս կողմից, RԿացություն ավելի մեծ է RSdc, Q կետը պետք է տեղափոխվի այլ վայր: Մենք փոքր ենք ընտրում VDS դրանով իսկ առաջացնելով բարձր լարման RS1 + RS2, Ինչը կազմում է RSdc ավելի մեծ: Եթե VDS չի կարող կրճատվել բավականաչափ RSdc ավելի մեծ է RԿացություն, ապա ուժեղացուցիչը չի կարող նախագծվել տվյալ ընթացիկ շահույթի հետ, Rinեւ FET տիպը: Այս երեք առանձնահատկություններից մեկը պետք է փոխվի, կամ անհրաժեշտ է օգտագործել երկրորդ ուժեղացուցիչի փուլը:
10.3 SF- ի Bootstrap ուժեղացուցիչը
Մենք այժմ ուսումնասիրում ենք CD- ի ուժեղացուցիչի փոփոխությունը SF (կամ CD) bootstrap FET ուժեղացուցիչ. Այս տողը SF- ի հատուկ դեպքն է bootstrap միացում եւ նկարագրված է Նկար 45- ում:
Այստեղ կողմնակալությունը զարգացած է աղբյուրի ռեզիստորի միայն մի մասի վրա: Սա նվազեցնում է կոնդենսատորի շրջանցման անհրաժեշտությունը աղբյուրի դիմադրության մասի վրա եւ այդպիսով հասնում է մի մեծ մուտքային դիմադրության, քան սովորաբար կարելի է հասնել: Այս դիզայնը հնարավորություն է տալիս օգտվել FET- ի բարձր թողունակության բնութագրերից, առանց դարպասի դիմադրության բարձր արժեքի, RG.
Դիագրամ 46- ի համարժեք սխեման օգտագործվում է միացման գործողության գնահատման համար
Նկար 45 - Bootstrap աղբյուրի հետեւորդ
Մենք ենթադրում ենք դա iin բավականաչափ փոքր է մոտավորապես ընթացիկ ներսում RS2 as i1. Այնուհետեւ հայտնաբերվել է ելքային լարումը
(75)
որտեղ
(76)
Եթե ենթադրությունը վերաբերում է iin վավեր չէ, փոխարինվում է արտահայտությամբ
(77)
A KVL- ի հավասարումը մուտքի զիջում vin Ինչպես նշված է հետեւյալում:
(78)
Ընթացիկ, i1, հայտնաբերվում է ընթացիկ-բաժանարար հարաբերություններ,
(79)
Համադրելով հավասարումները (79) եւ (78) զիջում,
(80)
Երկրորդ հավասարումը vin մշակված է հանգույցի միջով RG և RS2 Ինչպես նշված է հետեւյալում.
(81)
Մենք վերացնում ենք vin կարգավորելով հավասարումը (80) հավասար հավասարման (81) եւ լուծելու համար iin ձեռք բերել
(82)
Ներածման դիմադրությունը, Rin = vin/iin, հայտնաբերվում է Հավասարի (81) հավասարումների (82) հավասարմամբ բաժանման արդյունքում,
(83)
RG այս հավասարման մեջ միակ անհայտ է, ուստի մենք կարող ենք լուծել այն,
(84)
Ընթացիկ շահույթն է
(85)
Այժմ մենք կարող ենք օգտագործել այն հավասարումները, որոնք առաջացել են նախկինում, ինչպես նաեւ դիտորդությամբ RS - RS2 = RS1 ընթացիկ շահույթի լուծման համար:
(86)
Լարման արդյունքը
(87)
Նշենք, որ հավասարման (84) դրույթը ավելի մեծ է, քան թվերը, ցույց տալով, որ դա RG <(Rin-RS2): Սա վկայում է այն մասին, որ մեծ ներուժ դիմադրության կարելի է հասնել, առանց չափերի նույն կարգի RG.
