Verilog A եւ AMS մոդելավորում

Verilog A եւ AMS մոդելավորում

Jump to TINA Main Page & General Information 

Այսօր էլեկտրոնային էլեկտրոնային սխեմաներն ու սարքի մոդելները նկարագրող ամենատարածված լեզուն այն է Spice netlist ֆորմատ (1973): Այնուամենայնիվ, Spice netlists հաճախ դժվար է կարդալ եւ հասկանալ, եւ նրանք չունեն ծրագրավորման լեզուների բազմաթիվ գործառույթներ, որոնցով ինժեներները կկարողանան ստեղծել մոդելներ եւ մոդելավորում:

Համեմատաբար նոր Verilog-A լեզուն (1995) ապահովում է այլընտրանքային մեթոդ, որը հեշտ է կարդալ ծրագրավորման լեզու C- ի նման սինթետիկ: Այսպիսով, Verilog-A- ը համապատասխան իրավահաջորդն է SPICE ցանցային տողերի նկարագրության համար:

Էլեկտրոնային էլեկտրոնային սխեման նկարագրող ավելի բարդ մեթոդը, որը պարունակում է ինչպես անալոգային, այնպես էլ թվային բաղադրիչներ, Verilog-AMS լեզուն է: Ավելի վաղ նկատվել է, որ Verilog-AMS- ը զուտ թվային Verilog- ի ածանցյալն է, ընդլայնելով զուտ անալոգային Verilog A- ի եւ ինտերֆեյսի անալոգային եւ թվային մասերի միացման համար:

TINA- ի սարքի գրադարանների մեծ մասը գտնվում են Spice netlist ձեւաչափով: Այնուամենայնիվ, դուք կարող եք ստեղծել եւ ներմուծել մոդելներ եւ տեղադրել TINA macros Verilog-A- ում եւ Verilog-AMS ձեւաչափով: Դուք կարող եք գտնել մի քանի լեզվական օրինակներ, սարքի մոդելներ եւ սխեմաներ ExamplesVerilog- ի TINA թղթապանակում:

Verilog-AMS օրինակ:

Հետեւյալ միացումում պարունակում է Digital Analog Converter (DAC) մակրոտնտեսական Serial Peripheral Interface (SPI) եւ փորձարկման նստարանային մակրո, ստեղծելով թվային SPI ազդանշան: DAC մոդելը սահմանվում է Verilog AMS- ի կողմից: Հետաքրքիր է, որ ձախ կողմում թեստային նստարանը գրված է VHDL- ում, որը տարբեր HDL- ների խառնուրդի օրինակ է, բայց այստեղ մենք կենտրոնանում ենք Verilog AMS մակրոյի աջ կողմում: Այս միացումը (DAC VAMS.TSC) ընդգրկված է TINA- ի EXAMPLESVerilog AMS թղթապանակում:

TINA- ում դուք կարող եք տեսնել DAC մոդելի Verilog AMS կոդը, եթե դուք կրկնակի սեղմեք DAC մակրո եւ սեղմեք Enter Մակրո կոճակը:

Կոդի մի մասը ներկայացված է ստորեւ:

Մենք չենք մտնի կոդը մանրամասն վերլուծության: Պարզապես ցանկանում ենք ցույց տալ, որ վերը նշված առաջին մասում DA Verilog մոդուլը հերթական ազդանշանը վերափոխում է անալոգային ազդանշանի (VOUTA):

Ստորեւ ներկայացված մակրոյի վերջում (TINA- ում դուք կարող եք անցնել այնտեղ), DA մոդուլը կոչվում է, եւ ազդանշանը հարթվում է պարզ օփփամի եւ RC ֆիլտրի միջոցով `Verilog A հրահանգով: Դուք կարող եք նաեւ տեսնել ստորեւ բերված կոդը պարունակության մեջ կոնդենսատորի սահմանումը: