10. Desain FET Amplifier
CURRENT - 10. Desain Amplifier FET
SEBELUMNYA- 9. Analisis FET Amplifier
Desain FET Amplifier
Kami sekarang mengeksplorasi perluasan analisis penguat FET yang disajikan sebelumnya dalam bab ini untuk desain amplifier FET. Kami akan mencoba untuk mendefinisikan yang tidak diketahui dalam masalah desain, dan kemudian mengembangkan persamaan untuk penyelesaian untuk yang tidak diketahui ini. Seperti dalam kebanyakan desain elektronik, jumlah persamaan akan lebih sedikit dari jumlah yang tidak diketahui. Kendala tambahan dibuat untuk memenuhi tujuan keseluruhan tertentu (mis., Biaya minimum, lebih sedikit variasi dalam kinerja karena perubahan parameter).
10.1 Penguat CS
Prosedur desain penguat CS disajikan pada bagian ini. Kami akan mengurangi JFET dan desain amplifier MOSFET yang menipis menjadi prosedur yang terorganisir. Meskipun ini mungkin tampak
mengurangi desain menjadi proses yang sangat rutin, Anda harus meyakinkan diri sendiri bahwa Anda memahami asal mula setiap langkah karena beberapa variasi mungkin diperlukan kemudian. Jika semua yang Anda lakukan untuk mendesain amplifier CS adalah dengan sembrono "menyambungkan" ke langkah-langkah yang kami sajikan, Anda kehilangan inti dari diskusi ini. Sebagai seorang insinyur, Anda berusaha melakukan hal-hal yang benar tidak rutin. Mengurangi teori menjadi pendekatan terorganisir adalah apa yang akan Anda lakukan. Anda tidak akan hanya menerapkan pendekatan yang telah dilakukan orang lain untuk Anda.
Amplifier dirancang untuk memenuhi persyaratan penguatan dengan asumsi spesifikasi yang diinginkan berada dalam kisaran transistor. Tegangan suplai, tahanan beban, penguatan voltase dan resistansi input (atau penguatan arus) biasanya ditentukan. Tugas desainer adalah memilih nilai resistansi R1, R2, RD, dan RS. Lihat Gambar 40 saat Anda mengikuti langkah-langkah dalam prosedur. Prosedur ini mengasumsikan bahwa suatu perangkat telah dipilih dan karakteristiknya diketahui.
Gambar 40 JFET CS amplifier
Pertama, pilih titik-Q di wilayah saturasi kurva karakteristik FET. Lihat kurva Gambar 40 (b) untuk contoh. Ini mengidentifikasi VDSQ, VGSQ, dan IDQ.
Kami sekarang memecahkan untuk dua resistor di loop keluaran, RS dan RD. Karena ada dua yang tidak diketahui, kami memerlukan dua persamaan independen. Kami mulai dengan menulis dc Persamaan KVL di sekitar loop drain-sumber,
(58)
Memecahkan untuk jumlah hasil dua resistor
(59)
(60)
Resistensi, RD, adalah satu-satunya yang tidak diketahui dalam persamaan ini. Memecahkan untuk RD menghasilkan persamaan kuadratik yang memiliki dua solusi, satu negatif dan satu positif. Jika solusi positif menghasilkan RD > K1, dengan demikian menyiratkan negatif RS, titik-Q baru harus dipilih (yaitu, mulai ulang desain). Jika solusi positif menghasilkan RD < K1, kita bisa melanjutkan.
Sekarang RD dikenal, kami pecahkan untuk RS menggunakan Persamaan (59), persamaan loop tiriskan ke sumber.
(61)
Dengan RD dan RS diketahui, kita hanya perlu menemukan R1 dan R2.
Kita mulai dengan menulis ulang persamaan KVL untuk loop sumber gerbang.
(62)
Tegangan, VGS, adalah polaritas yang berlawanan dari VDD. Demikian istilahnya IDQRS harus lebih besar dari VGSQ besarnya. Jika tidak, VGG akan memiliki polaritas yang berlawanan dari VDD, yang tidak dimungkinkan menurut Persamaan (62).
Kita sekarang selesaikan R1 dan R2 dengan asumsi bahwa VGG ditemukan memiliki polaritas yang sama as VDD. Nilai-nilai resistor ini dipilih dengan mencari nilai RG dari persamaan gain saat ini atau dari resistansi input. Kami memecahkannya R1 dan R2.
(63)
Anggaplah sekarang bahwa Persamaan (62) menghasilkan a VGG yang memiliki polaritas berlawanan of VDD. Tidak mungkin dipecahkan R1 dan R2. Cara praktis untuk melanjutkan adalah membiarkan VGG = 0 V. Dengan demikian, 
. Sejak VGG ditentukan oleh Persamaan (62), nilai yang dihitung sebelumnya dari RS sekarang perlu dimodifikasi.
Gambar 41 - Penguat CS
Pada Gambar 41, di mana kapasitor digunakan untuk memotong bagian RS, kami mengembangkan nilai baru dari RS sebagai berikut:
(64)
Nilai dari RSdc is RS1 + RS2 dan nilai RKantung is RS1.
Sekarang kita punya yang baru RSdc, kita harus mengulangi beberapa langkah sebelumnya dalam desain. Kami sekali lagi menentukan RD menggunakan KVL untuk loop drain-to-source.
(65)
Masalah desain sekarang menjadi salah satu penghitungan keduanya RS1 dan RS2 alih-alih menemukan hanya satu sumber resistor.
Dengan nilai baru untuk RD of K1 - RSdc, kita pergi ke ekspresi gain tegangan Persamaan (60) dengan RKantung digunakan untuk ini ac persamaan daripada RS. Langkah-langkah tambahan berikut harus ditambahkan ke prosedur desain:
Kami menemukan RKantung (yang sederhana RS1) dari persamaan gain tegangan
(66)
RKantung adalah satu-satunya yang tidak diketahui dalam persamaan ini. Memecahkan untuk ini, kami temukan
(67)
Misalkan sekarang itu RKantung ditemukan positif, tetapi kurang dari RSdc. Ini adalah kondisi yang diinginkan sejak itu
(68)
Kemudian desain kami selesai dan
(69)
Seandainya RKantung ditemukan positif tetapi lebih besar dari RSdc. Amplifier tidak dapat dirancang dengan penguatan tegangan dan titik-Q seperti yang dipilih. Titik-Q baru harus dipilih. Jika kenaikan tegangan terlalu tinggi, mungkin tidak mungkin untuk mempengaruhi desain dengan titik-Q. Transistor yang berbeda mungkin diperlukan atau penggunaan dua tahap terpisah mungkin diperlukan.
10.2 Penguat CD
Kami sekarang menyajikan prosedur desain untuk penguat CD JFET. Kuantitas berikut ditentukan: gain saat ini, tahanan beban, dan VDD. Resistansi input dapat ditentukan sebagai pengganti penguatan saat ini. Lihat rangkaian Gambar 39 saat Anda mempelajari prosedur berikut. Sekali lagi, kami mengingatkan Anda bahwa proses mereduksi teori menjadi serangkaian langkah adalah bagian penting dari diskusi ini - bukan langkah sebenarnya.
Pertama pilih titik-Q di tengah kurva karakteristik FET dengan bantuan Gambar 20 ("Bab 3: Junction field-effect transistor (JFET)"). Langkah ini menentukan VDSQ, VGSQ, IDQ dan gm.
Kita dapat memecahkan resistor yang terhubung ke sumber dengan menulis dc Persamaan KVL di sekitar loop drain ke sumber.
(70)
dari mana kami menemukan dc nilai RS,
(71)
Kami selanjutnya menemukan ac nilai resistansi, RKantung, dari persamaan gain arus yang disusun ulang, Persamaan (55).
(72)
dimana RG = Rin. Jika resistansi input tidak ditentukan, biarkan RKantung = RSdc dan menghitung resistansi input dari Persamaan (72). Jika resistansi input tidak cukup tinggi, mungkin perlu untuk mengubah lokasi titik-Q.
If Rin ditentukan, perlu untuk menghitung RKantung dari Equation (72). Dalam beberapa kasus, RKantung berbeda dengan RSdc, jadi kami memotong bagian dari RS dengan kapasitor.
Kami sekarang mengalihkan perhatian kami ke sirkuit bias input. Kami menentukan VGG menggunakan persamaan,
(73)
Tidak ada inversi fasa yang dihasilkan dalam amplifier pengikut FET dan sumber VGG biasanya dari polaritas yang sama dengan tegangan suplai.
Sekarang VGG diketahui, kami menentukan nilai R1 dan R2 dari Thevenin yang setara dengan sirkuit bias
(74)
Biasanya ada arus drain yang cukup di SF untuk mengembangkan tegangan polaritas berlawanan yang diperlukan untuk mengimbangi tegangan negatif yang dibutuhkan oleh gerbang JFET. Oleh karena itu, biasing pembagian tegangan normal dapat digunakan.
Gambar 44 - CD amplifier dengan bagian dari RS bypass
Kami sekarang kembali ke masalah menentukan resistansi input. Kita dapat mengasumsikan bagian dari RS dilewati, seperti pada Gambar 44, yang mengarah ke nilai yang berbeda dari RKantung dan RSdc. Kami menggunakan Persamaan (71) untuk menyelesaikannya RSdc. Selanjutnya, kita biarkan RG sama dengan nilai yang ditentukan Rin, dan gunakan Persamaan (72) untuk menyelesaikannya RKantung.
Jika RKantung dihitung di atas lebih kecil dari RSdc, desain dilakukan dengan memotong RS2 dengan kapasitor. Ingat bahwa RKantung = RS1 dan RSdc = RS1 + RS2. Jika di sisi lain, RKantung lebih besar dari RSdc, titik-Q harus dipindahkan ke lokasi yang berbeda. Kami memilih yang lebih kecil VDS sehingga menyebabkan peningkatan tegangan dijatuhkan RS1 + RS2, yang membuat RSdc lebih besar. Jika VDS tidak dapat direduksi secukupnya untuk dibuat RSdc lebih besar dari RKantung, maka penguat tidak dapat dirancang dengan penguatan arus yang diberikan, Rin, dan tipe FET. Salah satu dari tiga spesifikasi ini harus diubah, atau tahap penguat kedua harus digunakan untuk memberikan penguatan yang diperlukan.
10.3 Amplifier Bootstrap SF
Kami sekarang memeriksa variasi penguat CD yang dikenal sebagai SF (atau CD) bootstrap FET amplifier. Sirkuit ini adalah kasus khusus dari SF yang disebut sirkuit bootstrap dan diilustrasikan pada Gambar 45.
Di sini bias dikembangkan hanya pada sebagian dari resistor sumber. Ini mengurangi kebutuhan untuk kapasitor memotong bagian resistor sumber dan dengan demikian mencapai resistansi masukan yang jauh lebih besar daripada yang biasanya dapat dicapai. Desain ini memungkinkan kita untuk mengambil keuntungan dari karakteristik impedansi tinggi dari FET tanpa menggunakan nilai gerbang resistor yang tinggi, RG.
Rangkaian ekivalen pada Gambar 46 digunakan untuk mengevaluasi operasi rangkaian
Gambar 45 - Pengikut sumber bootstrap
Kami berasumsi itu iin cukup kecil untuk mendekati arus di RS2 as i1. Tegangan output kemudian ditemukan
(75)
dimana
(76)
Jika asumsi tentang iin tidak valid, diganti dengan ekspresi
(77)
Persamaan KVL pada hasil input vin sebagai berikut:
(78)
Sekarang, i1, ditemukan dari hubungan pembagi saat ini,
(79)
Menggabungkan Persamaan (79) dan (78) menghasilkan,
(80)
Persamaan kedua untuk vin dikembangkan di sekitar loop through RG dan RS2 sebagai berikut.
(81)
Kami menghilangkan vin dengan mengatur Persamaan (80) sama dengan Persamaan (81) dan pecahkan untuk iin untuk mendapatkan
(82)
Resistansi input, Rin = vin/iin, ditemukan dengan membagi Persamaan (81) dengan Persamaan (82) dengan hasilnya,
(83)
RG adalah satu-satunya yang tidak diketahui dalam persamaan ini, jadi kita bisa menyelesaikannya untuk mendapatkan,
(84)
Keuntungan saat ini adalah
(85)
Kita sekarang dapat menggunakan persamaan yang diturunkan sebelumnya bersama dengan pengamatan itu RS - RS2 = RS1 untuk mendapatkan keuntungan saat ini.
(86)
Gain tegangan adalah
(87)
Perhatikan bahwa penyebut dalam Persamaan (84) lebih besar dari pembilang, sehingga menunjukkan itu RG <(Rin-RS2). Ini membuktikan bahwa resistansi input yang besar dapat dicapai tanpa memiliki urutan ukuran yang sama RG.
