2. FET Semikonduktor Logam-oksida (MOSFET)
SAAT INI - 2. FET Semikonduktor Logam-oksida (MOSFET)
SEBELUMNYA- 1. Keuntungan dan Kerugian dari FET
FET Semikonduktor Logam-oksida (MOSFET)
FET semikonduktor logam-oksida (MOSFET) adalah perangkat empat terminal. Terminal adalah sumber (S), gerbang (G) dan tiriskan (D). itu substrat or tubuh membentuk terminal keempat. MOSFET dibangun dengan terminal gerbang yang diisolasi dari saluran dengan dielektrik silikon dioksida. MOSFET dapat berupa salah satunya penipisan or mode peningkatan. Kami mendefinisikan kedua istilah ini segera.
Gambar 1 - deplesi n-channel MOSFET
MOSFET kadang-kadang disebut sebagai IGFET (Insulated Gate Field-Effect Transistor) karena SiO2 layer digunakan sebagai isolator antara gate dan substrat. Kami memulai analisis kami dengan deplesi-mode MOSFET. Seperti halnya BJT npn or pnp, MOSFET dapat berupa n-channel (NMOS) atau p-channel (PMOS). Gambar 1 menggambarkan struktur fisik dan simbol untuk n- Penipisan saluran MOSFET. Perhatikan bahwa media terhubung ke terminal sumber. Ini hampir selalu terjadi.
Deplesi MOSFET dibangun dengan a fisik saluran dimasukkan antara saluran dan sumber. Akibatnya, saat tegangan, vDS, diterapkan antara saluran dan sumber, arus, iD, ada antara drain dan sumber meskipun terminal gerbang G tetap tidak terhubung (vGS = 0 V).
Pembangunan n- Penipisan saluran MOSFET dimulai dengan psilikon -doped. Itu nSumber yang didoping dan sumur drain membentuk koneksi dengan resistansi rendah antara ujung-ujungnya n-channel, seperti yang ditunjukkan pada Gambar 1. Lapisan tipis silikon dioksida diendapkan meliputi area antara sumber dan saluran pembuangan. SiO2 adalah isolator. Lapisan aluminium disimpan pada isolator silikon dioksida untuk membentuk terminal gerbang. Dalam operasi, negatif vGS mendorong elektron keluar dari wilayah saluran, sehingga menipiskan saluran. Kapan vGS mencapai tegangan tertentu, VT, salurannya terjepit. Nilai positif dari vGS menambah ukuran saluran, menghasilkan peningkatan aliran drain. Deplesi MOSFET dapat beroperasi dengan nilai positif atau negatif vGS. Karena gerbang diisolasi dari saluran, arus gerbang sangat kecil (sesuai urutan 10-12 SEBUAH).
Gambar 2 - penipisan saluran p MOSFET
Gambar 2 dapat dibandingkan dengan Gambar 1, kecuali bahwa kami telah mengubah n- Penipisan saluran MOSFET ke a p- Penipisan saluran MOSFET.
Grafik npeningkatan saluran-MOSFET diilustrasikan pada Gambar 3 bersama dengan simbol sirkuit. Ini adalah bentuk transistor efek medan yang paling umum digunakan.
Gambar 3 - perangkat tambahan n-channel MOSFET
Grafik n-tingkat saluran MOSFET berbeda dari penipisan MOSFET dengan tidak memiliki yang tipis n-lapisan. Dibutuhkan tegangan positif antara gerbang dan sumber untuk membangun saluran. Saluran ini dibentuk oleh aksi dari tegangan gerbang-ke-sumber positif, vGS, yang menarik elektron dari daerah media antara ntiriskan -doped dan sumber. Positif vGS menyebabkan elektron menumpuk di permukaan di bawah lapisan oksida. Ketika tegangan mencapai ambang batas, VT, jumlah elektron yang cukup tertarik ke wilayah ini untuk membuatnya bertindak seperti konduktor n-saluran. Tidak ada arus tiriskan yang cukup besar, iD ada sampai vGS melebihi VT.
Gambar 4 dapat dibandingkan dengan Gambar 3, kecuali bahwa kami telah mengubah n-Meningkatkan saluran channel MOSFET ke a ppeningkatan MOSFET.
Gambar 4 - peningkatan MOSFET saluran-p
Sebagai ringkasan, keluarga MOSFET menunjukkan identitasnya iD lawan vGS kurva ditunjukkan pada Gambar 5. Setiap kurva karakteristik dikembangkan dengan tegangan sumber saluran yang memadai vDS untuk mempertahankan perangkat di wilayah pengoperasian normal iD lawan vDS kurva. Diskusi di bagian selanjutnya akan menentukan tegangan ambang batas VT untuk MOSFET tambahan dan MOSFET penipisan.
Gambar 5 - iD lawan vGS karakteristik keluarga MOSFET untuk tegangan sumber drainase yang memadai VDS
2.1 Enhancement-Mode MOSFET Karakteristik Terminal
Sekarang kami telah mempresentasikan struktur dasar dan dasar untuk pengoperasian MOSFET, kami menggunakan pendekatan untuk memeriksa perilaku terminal dari perangkat mode peningkatan. Pertama-tama mari kita membuat beberapa pengamatan umum dari Gambar 1. Pikirkan aliran normal arus di MOSFET sebagai dari drain ke sumber (seperti di BJT, itu antara kolektor dan emitor). Seperti halnya npn BJT, dua dioda back-to-back ada antara drain dan sumber. Oleh karena itu, kita harus menerapkan tegangan eksternal ke gerbang agar arus mengalir antara saluran dan sumber.
Jika kita membumikan sumber, dan menerapkan tegangan positif ke gerbang, tegangan tersebut secara efektif adalah tegangan gerbang-ke-sumber. Tegangan gerbang positif menarik elektron dan mengusir lubang. Ketika tegangan melebihi ambang batas (VT), cukup banyak elektron yang tertarik untuk membentuk saluran penghantar antara drain dan sumber. Pada titik ini, transistor menyala dan arus adalah fungsi keduanya vGS dan vDS. Harus jelas itu VT adalah angka positif untuk nperangkat -channel, dan angka negatif untuk a p- Perangkat saluran.
Setelah saluran dibuat (yaitu, vGS >VT), aliran arus dapat terjadi dalam saluran antara drain dan sumber. Aliran arus ini tergantung pada vDS, tetapi juga tergantung pada vGS. Ketika vGS hanya nyaris melebihi ambang tegangan, sangat sedikit arus yang dapat mengalir. Sebagai vGS meningkat melebihi ambang batas, saluran tersebut mengandung lebih banyak operator dan arus yang lebih tinggi dimungkinkan. Gambar 6 menunjukkan hubungan antara iD dan vDS dimana vGS adalah parameter. Perhatikan bahwa untuk vGS kurang dari ambang batas, tidak ada arus mengalir. Untuk yang lebih tinggi vGS, hubungan antara iD dan vDS kira-kira linear yang menunjukkan bahwa MOSFET berperilaku seperti resistor yang resistansi bergantung pada vGS.
Gambar 6 -iD lawan vDS untuk mode peningkatan n-MOSFET saluran saat vDS kecil
Kurva pada Gambar 6 terlihat seperti garis lurus. Namun, mereka tidak akan melanjutkan garis lurus ketika vDS semakin besar. Ingatlah bahwa tegangan gerbang positif digunakan untuk membuat saluran konduksi. Ia melakukan ini dengan menarik elektron. Tegangan pembuangan positif melakukan hal yang sama. Saat kami mendekati ujung saluran, tegangan yang membuat saluran mendekati vGS-vDS karena kedua sumber saling bertentangan. Ketika perbedaan ini kurang dari VT, saluran tidak lagi ada untuk seluruh ruang antara sumber dan saluran. Salurannya adalah dibatasi di ujung saluran, dan selanjutnya meningkat di vDS tidak menghasilkan peningkatan iD. Ini dikenal sebagai wilayah operasi normal atau kejenuhan wilayah yang ditunjukkan pada Gambar 7 oleh bagian horizontal dari kurva karakteristik. Ketika perbedaannya lebih besar dari VT, kami menyebutnya sebagai triode mode, karena potensi di ketiga terminal sangat mempengaruhi arus.
Diskusi sebelumnya mengarah ke kurva operasi Gambar 7.
Gambar 7 -iD lawan vGS untuk MOSFET mode tambahan
Transisi antara triode dan wilayah operasi normal (disebut sebagai daerah saturasi dan sering diidentifikasi sebagai operasi dalam mode pinch-off) operasi ditunjukkan sebagai garis putus-putus pada Gambar 7, di mana
(1)
Di perbatasan wilayah triode, lutut kurva kira-kira mengikuti hubungan,
(2)
Dalam Persamaan (2), K adalah konstanta untuk perangkat yang diberikan. Nilainya tergantung pada dimensi perangkat dan bahan yang digunakan dalam konstruksinya. Konstanta diberikan oleh,
(3)
Dalam persamaan ini, μn adalah mobilitas elektron; Coksida, kapasitansi oksida, adalah kapasitansi per satuan luas gerbang; W adalah lebar pintu gerbang; L adalah panjang gerbang. Persamaan menunjukkan hubungan yang rumit dan nonlinier iD dan dua tegangan, vDS dan vGS. Karena kami ingin mengalirkan arus bervariasi dengan linear vGS (tidak bergantung pada vDS), FET umumnya tidak digunakan di wilayah triode.
Kami sekarang ingin menemukan persamaan untuk kurva operasi di wilayah saturasi. Kita dapat menetapkan nilai-nilai pada transisi antara triode dan daerah saturasi dengan mengevaluasi Persamaan (2) pada transisi (lutut). Itu adalah,
(4)
Persamaan ini menetapkan besarnya arus drain pada batas (garis putus-putus pada Gambar 8) sebagai fungsi dari tegangan gerbang-ke-sumber vGS. Jika perlu, kita dapat menjelaskan sedikit kemiringan kurva karakteristik di wilayah saturasi dengan menambahkan faktor linier.
(5)
Dalam Persamaan (5), λ adalah konstanta kecil (kemiringan bagian horizontal dekat kurva karakteristik yang ditunjukkan pada Gambar 8). Biasanya kurang dari 0.001 (V-1). Kemudian
(6)
Semua diskusi kita sebelumnya berhubungan dengan transistor NMOS. Kami sekarang secara singkat membahas modifikasi yang diperlukan untuk PMOS. Untuk PMOS, nilai-nilai vDS akan negatif. Selain itu, untuk membuat saluran di PMOS, 
.
Gambar 8 - Karakteristik terminal dari transistor MOSFET
Satu-satunya perubahan dari karakteristik transistor NMOS (Gambar 7) adalah bahwa sumbu horizontal sekarang -vDS bukannya + vDS, dan kurva parametrik mewakili arus drain yang lebih tinggi karena tegangan gerbang berkurang (bukannya meningkat untuk transistor NMOS). Kurva untuk meningkatkan nilai arus sesuai dengan tegangan gerbang yang lebih negatif. Kapan vGS > VT, transistor terputus. Untuk peningkatan PMOS, VT negatif, dan untuk penipisan PMOS, VT positif.
Persamaan untuk arus pada transisi daerah triode untuk transistor PMOS identik dengan persamaan NMOS. Itu adalah,
(7)
Perhatikan bahwa vGS dan vDS keduanya kuantitas negatif. Persamaan untuk daerah saturasi dalam transistor PMOS juga identik dengan NMOS. Itu adalah,
(8)
Perhatikan bahwa λ negatif untuk transistor PMOS karena laju perubahan kurva (
) negatif.
Mengambil turunan sebagian dari kedua sisi Persamaan (6) sehubungan dengan vGS, 
, kita mendapatkan
(9)
Kami lebih suka nilai gm menjadi konstan, terutama untuk ayunan sinyal besar. Namun, kami hanya dapat memperkirakan kondisi ini jika kami menggunakan FET untuk aplikasi sinyal kecil. Untuk kondisi sinyal besar, distorsi bentuk gelombang mungkin tidak dapat diterima di beberapa aplikasi.
2.2 Deplesion-Mode MOSFET
Bagian sebelumnya membahas MOSFET mode-peningkatan. Kami sekarang membandingkan ini dengan MOSFET mode-penipisan. Untuk nMode peningkatan saluran, untuk mendapatkan saluran kami harus menerapkan tegangan positif di pintu gerbang. Tegangan ini harus cukup besar untuk memaksa jumlah elektron bergerak yang cukup untuk menghasilkan arus dalam saluran induksi.
Gambar 9 - Mode deplesi n-channel MOSFET
Dalam majalah n-channel depletion-mode MOSFET, kami tidak memerlukan tegangan positif ini karena kami memiliki saluran yang ditanam secara fisik. Ini memungkinkan kita untuk memiliki arus antara saluran pembuangan dan terminal sumber bahkan dengan tegangan negatif yang diterapkan ke gerbang. Tentu saja, ada batasan jumlah tegangan negatif yang dapat diterapkan ke gate sambil tetap mengalirkan arus antara drain dan source. Batas ini sekali lagi diidentifikasi sebagai tegangan ambang batas, VT. Perubahan dari mode peningkatan adalah bahwa tegangan gerbang-ke-sumber sekarang dapat menjadi negatif atau positif, seperti yang ditunjukkan pada Gambar 9.
Persamaan yang menentukan operasi MOSFET mode deplesi sangat mirip dengan mode peningkatan. Nilai arus mengalir saat vGS adalah nol diidentifikasi sebagai IDSS. Ini sering disebut sebagai tiriskan sumber kejenuhan saat ini, Atau nol - gerbang tiriskan arus. Membandingkan persamaan mode peningkatan MOSFET dengan persamaan mode deplesi, kami temukan
(10)
Kami kemudian menemukan,
(11)
Mode deplesi MOSFET tersedia dalam bentuk diskrit, atau dapat dibuat pada chip sirkuit terintegrasi tepat bersama dengan tipe mode tambahan. Ini termasuk keduanya p-tipe dan n-mengetik. Ini memungkinkan lebih banyak fleksibilitas dalam teknik desain sirkuit.
2.3 Rangkaian ekivalen sinyal besar
Kami sekarang ingin mengembangkan sirkuit ekivalen yang mewakili karakteristik sinyal-besar dari Gambar 8 [Persamaan (5) atau (8)] di wilayah saturasi. Perhatikan bahwa tiriskan saat ini, iD, tergantung pada vGS dan vDS. Untuk tegangan gerbang-ke-sumber konstan, kami beroperasi di sepanjang salah satu kurva parametrik gambar, dan hubungannya kira-kira garis lurus. Hubungan garis lurus antara arus dan tegangan dimodelkan oleh resistor. Oleh karena itu, rangkaian ekivalen terdiri dari resistor yang paralel dengan sumber arus di mana nilai sumber arus menentukan bagian dari arus drain karena vGS. Kemiringan kurva tergantung pada vGS. Kemiringan adalah turunan parsial,
(12)
dimana r0 adalah resistansi keluaran tambahan. Kita melihat dari Persamaan [(5) atau (8)] bahwa perlawanan ini diberikan oleh
(13)
tempat kami menggunakan huruf besar VGS untuk menunjukkan bahwa resistansi ditentukan untuk nilai konstan tertentu dari gerbang-ke-sumber tegangan. Perkiraan akhir dalam Persamaan (13) dihasilkan dari Persamaan (5) dengan asumsi bahwa λ kecil. Perlawanan karena itu berbanding terbalik dengan arus bias, ID. Model ekivalen sinyal besar kemudian diberikan oleh Gambar 11 di mana r0 adalah seperti yang dikembangkan dalam Persamaan (13).
Gambar 11 - Sirkuit setara sinyal besar
2.4 Model MOSFET Sinyal Kecil
Kami sekarang ingin melihat efek tambahan yang berkaitan dengan Persamaan. Tiga parameter rangkaian dalam persamaan itu, iD, vGS dan vDS terdiri dari keduanya dc (bias) dan ac komponen (itulah sebabnya kami telah menggunakan subskrip huruf besar dalam ekspresi). Kami tertarik pada ac komponen untuk model sinyal kecil. Kita melihat bahwa arus drain tergantung pada dua tegangan, gerbang ke sumber dan saluran ke sumber. Untuk nilai tambahan, kita dapat menulis hubungan ini sebagai
(14)
Dalam Persamaan (14), gm is transkonduktansi ke depan dan r0 adalah resistansi keluaran. Nilai-nilainya ditemukan dengan mengambil turunan parsial dalam Persamaan (5). Demikian,
(15)
Perkiraan dalam Persamaan (15) hasil dari pengamatan itu λ jika kecil Persamaan (14) mengarah ke model sinyal kecil Gambar 12.
Gambar 12 - model MOSFET sinyal kecil