Debloger: ניפוי שגיאות VHDL ו Verilog

Debloger: ניפוי שגיאות VHDL ו Verilog

באגים תוכניות HDL קשה במיוחד בגלל תהליכים מקבילים בשפות אלו.

תכונה נהדרת ב TINA היא כי הבאגים HDL משולבת עכשיו.

אתה יכול:
  • בצע VHDL ו Verilog קודי הצהרה על ידי הצהרה (שלב)
  • ביצוע תת-תכניות כהצהרה יחידה (Step Over)
  • הוסף נקודות עצירה (מעבר נקודת מעבר), פועל ברציפות (התחל) ועוצר בנקודת ההמתנה.
  • מקום משתנים, אותות וחפצים אחרים תחת הכרטיסייה שעונים ולראות את הערך שלהם במהלך איתור באגים.
  • הצג את כל נקודות העצירה והאובייקטים תחת הכרטיסיות Breakpoints ו- Locals בחלק התחתון של חלון הבאגים של HDL.
הבאגים, תמונה 1