סימולציה של Verilog A ו- AMS

סימולציה של Verilog A ו- AMS

Jump to TINA Main Page & General Information 

כיום השפה הנפוצה ביותר לתאר מעגלים אלקטרוניים ומודלים של התקנים היא Spice פורמט. אולם, ה Spice NetLists הם לעתים קרובות קשה לקרוא ולהבין, והם חסרים הרבה פונקציות של שפות תכנות אשר מהנדסים יצטרכו בעת יצירת מודלים וסימולציה.

החדש יחסית Verilog-A שפה (1995) מספק שיטה חלופית עם קל לקריאת שפת התכנות בסגנון C כמו תחביר. כך Verilog-A הוא יורשו המתאים של SPICE Netlists לתיאור טופולוגיות מעגל.

שיטה מתוחכמת עוד יותר לתיאור מעגל האלקטרוניקה, המכילה רכיבים אנלוגיים ודיגיטליים היא שפת Verilog-AMS. כפי שראינו קודם לכן, Verilog-AMS הוא נגזר של Verilog הדיגיטלי גרידא מורחב עם א Verilog האנלוגי הטהורה וממשק עבור החיבור של אנלוגי וחלקים דיגיטליים.

רוב ספריות המכשיר של TINA נמצאות Spice פורמט. עם זאת, אתה כבר יכול ליצור ולייבא מודלים ולמקם פקודות מאקרו TINA בפורמט Verilog-A ו- Verilog-AMS. ניתן למצוא דוגמאות לשפות, דגמי מכשירים ומעגלים בתיקייה ExamplesVililog של TINA.

דוגמא של Verilog-AMS:

המעגל הבא מכיל מאקרו דיגיטלי אנלוגי ממיר (DAC) עם ממשק טורי היקפי (SPI) ו מאקרו ספסל הבדיקה, שיוצר את האות SPI דיגיטלי. מודל DAC מוגדר Verilog AMS. מעניין, ספסל הבדיקה בצד שמאל כתוב VHDL אשר מהווה דוגמה של ערבוב HDL שונים, אבל כאן נתרכז Verroog AMS מאקרו בצד ימין. מעגל זה (DAC VAMS.TSC) כלול בתיקיית AMS EXPLPLESVerilog של TINA.

ב- TINA תוכל לראות את הקוד AMS של Verilog של מודל DAC אם תלחץ פעמיים על המאקרו של DAC ולחץ על הלחצן Enter Macro.

חלק מהקוד מוצג להלן:

לא נעבור ניתוח מפורט של הקוד. אנחנו רק רוצים להראות כי בחלק הראשון המוצג לעיל, מודול DA Verilog ממיר את האות סדרתי לתוך אות אנלוגי (VOUTA).

בסוף מאקרו מוצג להלן (ב TINA אתה יכול לגלול למטה שם), מודול DA נקרא האות הוא מוחלק על ידי opamp פשוט מסנן RC באמצעות הוראות Verilog A. ניתן גם לראות את הגדרת הקבל בקטע הקוד להלן.