電子設計
概念から現実へ電子設計
この優秀な本は、21st世紀の工学の学生と実践の専門家に効率的な電子回路とシステムを分析して設計するのに必要なツールを与えます。 それはDesignSoftによって出版された本の電子版からマウスのクリックによってTINAで現在利用可能である多くの回路例を含みます。
目次
第1章:基本概念
第2章:理想的なオペアンプ
第3章:半導体ダイオード回路解析
第4章:バイポーラ接合トランジスタ回路
第5章:バイポーラ接合トランジスタアンプ
第6章:電界効果トランジスタ増幅器
チャプター7:トランジスターアンプのバイアス安定性
第8章:パワーアンプと電源
第9章:実用的なオペアンプ
第10章:トランジスタアンプの周波数動作
第11章:フィードバックと安定性
第12章:アクティブフィルター
第13章:準線形回路
第14章:パルス波形とタイミング回路
第15章:デジタルロジックファミリ
第16章:デジタル集積回路
第1章–基本概念 |
1.0はじめに 1.1の歴史、1 1.2ソリッドステート回路モデル、3 1.3線形および非線形回路要素、4 1.4アナログ対デジタル信号、6 1.5依存ソース、7 1.6周波数エフェクト、8 1.7分析とデザイン、10 |
設計と解析の1.7.1、10 1.7.2設計要件の起源、10 1.7.3「オープンエンド」と「トレードオフ」の意味は?、11 |
1.8コンピューターシミュレーション、13 設計プロセスの1.9コンポーネント、14 |
1.9.1デザインの原則、15 1.9.2問題定義、16 問題を細分化する1.9.3、17 1.9.4ドキュメント、17 1.9.5スケマティックダイアグラム、18 1.9.6パーツリスト、18 1.9.7ランニングリストとその他のドキュメント、19 文書を使用する1.9.8、20 1.9.9設計チェックリスト、20 1.9.10回路のプロトタイピング、21 |
サマリー、23 |
章2 - 理想的なオペアンプ |
2.0の紹介、24 2.1理想オペアンプ、25 |
2.1.1依存ソース、25 2.1.2オペアンプ等価回路、27 2.1.3分析メソッド、30 |
2.2反転アンプ、30 2.3非反転アンプ、33 オペアンプ回路の2.4入力抵抗、41 2.5反転および非反転入力、44 オペアンプ回路の2.6設計、46 2.7その他のオペアンプアプリケーション、52 |
2.7.1負性インピーダンス回路、52 2.7.2従属電流ジェネレータ、53 2.7.3電流 - 電圧コンバータ、54 2.7.4電圧 - 電流コンバータ、55 インピーダンス付き2.7.5反転アンプ、56 2.7.6アナログコンピュータアプリケーション、57 2.7.7非反転ミラー積分器、59 |
サマリー、60 問題、60 |
第3章–半導体ダイオード回路解析 |
3.0の紹介、70 3.1半導体の理論、71 |
材料における3.1.1伝導、73 半導体材料における3.1.2伝導、75 3.1.3結晶構造、76 3.1.4の生成と電子と正孔の再結合、78 3.1.5ドープ半導体、79 3.1.6 n型半導体、80 3.1.7 p型半導体、80 3.1.8キャリア濃度、80 3.1.9超過キャリア、82 3.1.10組換えと過剰キャリアの生成、82 3.1.11電流トランスポート、83 3.1.12キャリアの拡散、83 3.1.13電場のドリフト、84 |
3.2半導体ダイオード、87 |
3.2.1ダイオード構造、89 ダイオード電流とダイオード電圧の間の3.2.2関係、90 3.2.3ダイオード動作、92 3.2.4温度効果、93 3.2.5ダイオード等価回路モデル、95 3.2.6ダイオード回路解析、96 グラフィカル分析、96 区分線形近似、99 3.2.7パワーハンドリング機能、103 3.2.8ダイオード容量、104 |
3.3整流、104 |
3.3.1半波長整流、105 3.3.2全波整流、106 3.3.3フィルタリング、107 3.3.4電圧ダブリング回路、110 |
3.4ツェナーダイオード、112 |
3.4.1ツェナーレギュレータ、113 3.4.2実用ツェナーダイオードとパーセント規制、117 |
3.5クリッパーとクランパー、119 |
3.5.1クリッパーズ、119 3.5.2クランパー、124 |
ダイオードを含む3.6オペアンプ回路、127 3.7ダイオードの代替タイプ、129 |
3.7.1ショットキーダイオード、129 3.7.2発光ダイオード(LED)、130 3.7.3フォトダイオード、131 |
3.8メーカーの仕様、132 サマリー、133 問題、134 |
章4 - バイポーラ接合トランジスタ回路 |
4.0の紹介、149 バイポーラトランジスタの4.1構造、149 4.2大信号BJTモデル、153 小信号の4.3導出 ac モデル、154 4.4 2ポート小信号 ac モデル、156 4.5特性曲線、158 4.6メーカーのBJT用データシート、160 コンピュータシミュレーションのための4.7 BJTモデル、161 4.8シングルステージアンプ構成、164 単段アンプの4.9バイアス、166 4.10の電源に関する考慮事項、169 |
4.10.1による電力方程式の導出、170 |
4.11電圧アンプバイアス回路の解析と設計、172 |
4.11.1分析手順、172 4.11.2デザイン手順、177 4.11.3アンプ電源、183 コンポーネントの4.11.4選択、184 |
電流アンプバイアス回路の4.12解析と設計、184 バイポーラ接合トランジスタの非線形性4.13 BJT回路の4.14オンオフ特性190 4.15集積回路製造、192 |
4.15.1トランジスタとダイオード、192 4.15.2レジスタ、193 4.15.3コンデンサ、193 4.15.4ラテラルトランジスタ、194 |
サマリー、194 問題、195 |
章5 - バイポーラ接合トランジスタ・アンプ |
5.0の紹介、207 5.1コモンエミッタアンプ、208 |
5.1.1ゲインインピーダンス式、208 5.1.2入力抵抗、Rin、209 5.1.3電流ゲイン、Ai、210 5.1.4電圧ゲイン、Av、210 5.1.5出力抵抗、Ro、211 |
5.2 エミッタ抵抗付きコモンエミッタ(エミッタ抵抗アンプ)、213 |
5.2.1入力抵抗、Rin、213 5.2.2電流ゲイン、Ai、215 5.2.3電圧ゲイン、Av、215 5.2.4出力抵抗、Ro、215 |
5.3コモンコレクタ(エミッタフォロワ)アンプ、224 |
5.3.1入力抵抗、Rin、224 5.3.2電流ゲイン、Ai、225 5.3.3電圧ゲイン、Av、225 5.3.4出力抵抗、Ro、226 |
5.4コモンベースアンプ、230 |
5.4.1入力抵抗、Rin、231 5.4.2電流ゲイン、Ai、231 5.4.3電圧ゲイン、Av、232 5.4.4出力抵抗、Ro、232 |
5.5トランジスタアンプアプリケーション、236 5.6フェーズスプリッタ、237 5.7アンプカップリング、238 |
5.7.1容量カップリング、238 5.7.2ダイレクトカップリング、238 5.7.3トランスカップリング、241 5.7.4光カップリング、243 |
5.8多段アンプ解析、245 5.9カスコード構成、250 5.10電流源とアクティブ負荷、252 |
5.10.1単純な電流源、252 5.10.2ワイドラー電流源、253 5.10.3ウィルソン電流源、256 カレントミラーを使用した5.10.4複数電流源、258 |
サマリー、259 問題、262 |
章6 - 電界効果トランジスタ増幅器 |
6.0の紹介、277 6.1 FETの長所と短所、278 6.2金属酸化膜半導体FET(MOSFET)、279 |
6.2.1エンハンスメントモードMOSFET端子特性、281 6.2.2空乏モードMOSFET、284 6.2.3大信号等価回路、287 6.2.4 MOSFETの小信号モデル、287 |
6.3接合型電界効果トランジスタ(JFET)、290 |
6.3.1 JFETゲート - ソース間電圧変動、293 6.3.2 JFETの伝達特性、293 6.3.3 JFET小信号 ac モデル、296 |
6.4 FETアンプの構成とバイアス、299 |
6.4.1ディスクリートコンポーネントMOSFETバイアス、299 |
6.5 MOSFET集積回路、302 |
MOSFET集積回路の6.5.1バイアス、303 6.5.2ボディエフェクト、305 |
6.6 MOSFETとJFET、306の比較 計算機シミュレーション用の6.7 FETモデル、308 6.8 FETアンプ - Canonical Configurations、312 6.9 FETアンプ解析、314 |
6.9.1 CS(およびソース抵抗)アンプ、314 6.9.2 CGアンプ、319 6.9.3 CD(SF)アンプ、323 |
6.10 FETアンプ設計、326 |
6.10.1 CSアンプ、326 6.10.2 CDアンプ、336 6.10.3 SFブートストラップアンプ、340 |
6.11その他の機器、343 |
6.11.1金属半導体バリア接合トランジスタ、343 6.11.2 VMOSFET、344 6.10.3その他のMOSデバイス、344 |
サマリー、345 問題、346 |
第7章–トランジスタアンプのバイアス安定性 |
7.0の紹介、358 7.1タイプのバイアス、358 |
7.1.1電流フィードバックバイアス、359 7.1.2電圧および電流バイアス、360 |
7.2パラメータ変更の影響–バイアスの安定性、362 |
7.2.1 CE構成、363 7.2.2 EF構成、369 |
7.3ダイオード補償、372 BJTアンプバイアス安定性のための7.4設計、374 7.5 FET温度効果、375 7.6温度変化を減らす、377 サマリー、379 問題、380 |
第8章–パワーアンプと電源
8.0の紹介、384 8.1クラスのアンプ、384 |
8.1.1クラスA操作、385 8.1.2クラスB操作、385 8.1.3クラスAB操作、387 8.1.4クラスC操作、388 |
8.2パワーアンプ回路 - クラスA動作、389 |
8.2.1誘導結合アンプ、389 8.2.2トランス結合パワーアンプ、391 |
8.3パワーアンプ回路 - クラスB動作、395 |
8.3.1相補型対称クラスBおよび-ABパワーアンプ、395 8.3.2ダイオード補償相補型クラスBパワーアンプ(CSDC)、398 クラスBプッシュプル増幅器8.3.3の401電力計算 |
8.4ダーリントンサーキット、408 パワートランジスタを使用した8.5電源、413 |
ディスクリート部品を使用した8.5.1電源、413 ICレギュレータ(3端子レギュレータ)を使用した8.5.2電源、417 3端子可変レギュレータ8.5.3を使用した421電源 8.5.4大電流レギュレータ、422 |
8.6スイッチングレギュレータ、423 |
スイッチングレギュレータの8.6.1効率、425 |
サマリー、425 問題、426 |
章9 - 実用的なオペアンプ |
9.0の紹介、437 9.1差動アンプ、438 |
9.1.1 dc 伝達特性、438 9.1.2コモンモードゲインとディファレンシャルモードゲイン、439 9.1.3定電流源付き差動アンプ、442 シングルエンド入出力付き9.1.4差動アンプ、445 |
9.2レベルシフタ、451 9.3標準オペアンプ、454 |
9.3.1包装、455 9.3.2の電源要件、456 9.3.3 741オペアンプ、456 バイアス回路、457 短絡保護、457 入力ステージ、458 中間ステージ、458 出力段、458 |
9.4メーカーの仕様、459 9.5実用オペアンプ、459 |
9.5.1開ループ電圧利得(G)、460 9.5.2修正オペアンプモデル、461 9.5.3入力オフセット電圧(Vio)、461 9.5.4入力バイアス電流(Ibias)、463 9.5.5コモンモード除去、467 9.5.6電源除去比、467 9.5.7出力抵抗、468 |
オペアンプ回路の9.6計算機シミュレーション、471 9.7非反転アンプ、473 |
9.7.1入力および出力抵抗、473 9.7.2電圧ゲイン、475 9.7.3多入力アンプ、478 |
9.8反転アンプ、479 |
9.8.1入力および出力抵抗、479 9.8.2電圧ゲイン、480 9.8.3マルチ入力アンプ、482 |
9.9差分合計、485 バランスのとれた入力または出力を持つ9.10アンプ、489 複数入力間の9.11カップリング、492 9.12パワーオーディオオペアンプ、493 |
9.12.1ブリッジパワーオペアンプ、494 9.12.2インターホン、495 |
サマリー、496 問題、496 |
章10 - トランジスターアンプの頻度行動 |
10.0の紹介、509 10.1アンプの低周波応答、513 |
エミッタ抵抗増幅器10.1.1の低周波応答 与えられた周波数特性のための10.1.2設計、518 コモンエミッタアンプ10.1.3の低周波応答 コモンソースアンプ10.1.4の低周波応答 コモンベースアンプ10.1.5の低周波応答 10.1.6エミッタフォロワアンプ529の低周波応答 10.1.7ソースフォロアアンプ530の低周波応答 |
10.2高周波トランジスタモデル、532 |
10.2.1ミラー定理、533 10.2.2高周波BJTモデル、534 10.2.3高周波FETモデル537 |
10.3アンプの高周波応答、538 |
コモンエミッタアンプ10.3.1の高周波応答 10.3.2コモンソースアンプ542の高周波応答 コモンアンプ10.3.3の高周波応答 10.3.4エミッタフォロワアンプ546の高周波応答 10.3.5コモンドレイン(SF)アンプの高周波応答548 10.3.6カスコードアンプ、549 |
10.4高周波アンプ設計、550 オペアンプ回路の10.5周波数応答、550 |
10.5.1開ループオペアンプレスポンス554 10.5.2位相シフト、557 10.5.3スルーレート、557 複数のオペアンプを使用した10.5.4設計アンプ、560 10.5.5 101アンプ、567 |
サマリー、570 問題、571 |
第11章–フィードバックと安定性 |
11.0の紹介、585 11.1フィードバックアンプの考慮事項、586 11.2フィードバックの種類、587 11.3フィードバックアンプ、588 |
11.3.1電流フィードバック–ディスクリートアンプの電圧減算、588 11.3.2電圧フィードバック–ディスクリートアンプの電流減算、592 |
11.4多段フィードバックアンプ、594 オペアンプでの11.5フィードバック、595 フィードバックアンプの安定性、11.6 |
11.6.1システムの安定性と周波数応答、601 11.6.2ボード線図とシステム安定性、605 |
11.7周波数応答–フィードバックアンプ、610 |
11.7.1単極アンプ、610 11.7.2 2極アンプ、611 |
鉛等化器付き3極アンプ11.8の617設計 11.9位相遅れイコライザー、623 容量性負荷の11.10効果、624 11.11オシレータ、625 |
コルピッツとハートレイ発振器、11.11.1 11.11.2ウィーンブリッジオシレータ、626 位相シフト発振器、11.11.3 水晶発振器、11.11.4 11.11.5タッチトーンジェネレータ、631 |
サマリー、631 問題、633 |
章12 - アクティブフィルタ |
12.0の紹介、641 12.1積分器および微分器、641 12.2アクティブネットワークデザイン、645 12.3アクティブフィルタ、648 |
12.3.1フィルタのプロパティと分類、649 12.3.2 1次アクティブフィルタ、655 |
12.4シングルアンプ - 一般的なタイプ、666 12.5クラシックアナログフィルター、668 |
12.5.1バターワースフィルター、669 12.5.2チェビシェフフィルタ、672 |
12.6変換、674 |
12.6.1ローパスからハイパスへの変換、674 12.6.2ローパスからバンドパスへの変換、675 |
バターワースおよびチェビシェフフィルタの12.7設計、676 |
12.7.1ローパスフィルター設計、677 12.7.2フィルタ次数、677 12.7.3パラメータスケールファクタ、680 12.7.4ハイパスフィルター、688 12.7.5バンドパスおよびバンドストップフィルター設計、690 |
12.8集積回路フィルタ、694 |
12.8.1スイッチトキャパシタフィルタ、695 12.8.2 6次スイッチトキャパシタバターワースローパスフィルタ、697 |
12.9おわりに、699 サマリー、699 問題、700 |
章13 - 準線形回路 |
13.0の紹介、706 13.1整流器、706 13.2フィードバックリミッター、717 13.3コンパレータ、731 13.4シュミットトリガ、735 |
13.4.1シュミットトリガーリミッター、738 13.4.2集積回路シュミットトリガ、744 |
アナログとデジタル間の13.5変換、746 |
13.5.1デジタル - アナログコンバータ、746 13.5.2アナログ - デジタルコンバータ、747 |
サマリー、751 問題、752 |
第14章–パルス波形とタイミング回路 |
14.0の紹介、760 14.1ハイパス RC ネットワーク、762 |
14.1.1パルス列に対するハイパスネットワークの定常応答766 |
14.2定常応答ローパス RC パルス列車へのネットワーク、771 14.3ダイオード、777 |
14.3.1パルス列に対するダイオード回路の定常応答777 |
14.4トリガ回路、781 |
14.4.1パルス列応答、782 |
14.5 555タイマー、783 |
リラクゼーションオシレータ、14.5.1 14.5.2オシレータとしての555、787 14.5.3単安定回路としての555、794 |
サマリー、796 問題、797 |
章15 - デジタル論理ファミリ |
15.0の紹介、805 15.1デジタルロジックの基本概念、805 |
15.1.1状態の定義 - 正論理と負論理、806 15.1.2時間非依存または非ロック論理、807 15.1.3時間依存またはクロックロジック、807 15.1.4基本ロジック関数、807 15.1.5ブール代数、811 |
15.2 ICの構造および包装、812 デジタルデザインにおける15.3の実際的な考慮事項、814 BJTのデジタル回路特性15.4 15.5バイポーラロジックファミリ、818 15.6トランジスタトランジスタロジック(TTL)、818 |
15.6.1オープンコレクタ設定、820 15.6.2アクティブプルアップ、823 15.6.3 H-TTLおよびLP-TTLゲート、828 15.6.4ショットキーTTLゲート、828 15.6.5トライステートゲート、829 15.6.6デバイスリスト、831 |
15.7エミッタ結合ロジック(ECL)、832 |
15.7.1デバイスリスト、834 |
15.8 FETのデジタル回路特性、835 |
15.8.1 nチャネル強化MOSFET、835 15.8.2 p-チャンネルエンハンスメントMOSFET、835 |
15.9 FETトランジスタファミリ、836 |
15.9.1 n- チャネルMOS、836 15.9.2 p- チャネルMOS、836 |
15.10コンプリメンタリMOS(CMOS)、837 |
15.10.1 CMOSアナログスイッチ、841 15.10.2 CMOSデバイスリストおよび使用規則、843 |
ロジックファミリの15.11比較、845 サマリー、847 問題、848 |
章16 - デジタル統合回路 |
16.0の紹介、856 16.1デコーダとエンコーダ、857 |
16.1.1データセレクタ/マルチプレクサ、860 16.1.2キーボードエンコーダ/デコーダ、862 16.1.3パリティ発生器/チェッカー、864 |
16.2ドライバと関連システム、864 |
16.2.1液晶ディスプレイ(LCD)、867 |
16.3フリップフロップ、ラッチ、およびシフトレジスタ、868 |
16.3.1フリップフロップ、870 16.3.2ラッチとメモリ、875 16.3.3シフトレジスタ、877 |
16.4カウンター、879 |
16.4.1周波数測定、886 |
16.5クロック、889 |
16.5.1電圧制御発振器、889 |
16.6メモリーズ、892 |
16.6.1シリアルメモリ、892 16.6.2ランダムアクセスメモリ(RAM)、895 16.6.3 ROMおよびPROM、896 16.6.4 EPROM、897 |
16.7より複雑な回路、899 |
16.7.1算術論理演算装置(ALU)、899 16.7.2全加算器、900 16.7.3先読みキャリージェネレータ、900 16.7.4マグニチュードコンパレータ、902 |
16.8プログラマブルアレイロジック(PAL)、903 16.9問題の概要、903 |
乱数を生成する16.9.1、904 16.9.2による機械的速度角の測定、904 16.9.3ホール効果スイッチ、905 16.9.4タイミングウィンドウの使用、906 |
16.10おわりに、907 問題、908 |
付録
A.マイクロキャップ SPICE、929
B.標準コンポーネント値、944
製造元データシート、946
D.選択した問題への回答、985