2 金属酸化膜半導体FET(MOSFET)
金属酸化膜半導体FET(MOSFET)
金属酸化物半導体FET(MOSFET)は4端子デバイスである。 端末は ソース(S)、ゲート(G) & 排水口(D)を選択します。 基板 or ボディ 4番目の端末を形成します。 MOSFETは、ゲート端子がチャネルから二酸化シリコン誘電体で絶縁されて構成されている。 MOSFETは 枯渇 or エンハンスメントモード。 これら2つの用語をまもなく定義します。
MOSFETは、SiOのためにIGFET(絶縁ゲート型電界効果トランジスタ)と呼ばれることもあります。2 ゲートと基板との間の絶縁体として使用される層。 分析は、デプレッションモードMOSFETから始めます。 BJTがどちらかになるのと同じように NPN or PNPMOSFETは nチャネル(NMOS)または pチャネル(PMOS)。 図1は、の物理構造とシンボルを示しています。 nチャネルデプレッションMOSFET 基板がソース端子に接続されていることに注意してください。 これはほとんど常にそうです。
デプレッションMOSFETは、 物理的な ドレインとソースの間にチャネルが挿入されています。 その結果、電圧が vDSは、ドレインとソースとの間に印加される。 iD, ゲート端子Gが接続されていなくても、ドレインとソースの間にvGS = 0 V)。
の構築 nチャネル空乏型MOSFETは pドープシリコン。 の nドープされたソースウェルおよびドレインウェルは、それらの端部間に低抵抗接続を形成する。 n図1に示すように、チャネル。 ソースとドレインの間の領域を覆って二酸化シリコンの薄層が堆積される。 SiO2 絶縁体です。 アルミニウム層が二酸化シリコン絶縁体上に堆積されてゲート端子を形成する。 動作中、マイナス vGS 電子をチャネル領域から押し出し、それによってチャネルを空乏化する。 いつ vGS ある電圧に達すると VT、チャンネルは ピンチオフ。 の正の値 vGS チャネルサイズを大きくすると、ドレイン電流が増加します。 デプレッションMOSFETは、正または負のいずれかの値で動作できます。 vGS。 ゲートはチャネルから絶縁されているので、ゲート電流は無視できるほど小さい(10のオーダー)。-12 A)。
Figure 2はFigure 1と似ていますが、 nチャネル空乏型MOSFET pチャネルデプレッションMOSFET
nチャネルエンハンスメントMOSFETは、回路記号とともに図3に示されています。 これが最も一般的に使用されている電界効果トランジスタです。
nチャネルエンハンスメントMOSFETは、薄い n-層。 チャネルを確立するには、ゲートとソースの間に正の電圧が必要です。 このチャネルは、正のゲート - ソース間電圧の作用によって形成されます。 vGS間の基板領域から電子を引き付ける。 n - ドレインとソースをドープした。 ポジティブ vGS 電子を酸化物層の下の表面に蓄積させる。 電圧がしきい値に達すると、 VT十分な数の電子がこの領域に引き寄せられ、導電性のように機能します。 n-チャネル。 明らかなドレイン電流はありません iD まで存在する vGS 超え VT.
Figure 4はFigure 3と似ていますが、 nチャンネルエンハンスメントMOSFET pチャネルエンハンスメントMOSFET
要約すると、MOSFETファミリは iD 対 vGS 曲線を図5に示す。 各特性曲線は十分なドレイン - ソース間電圧で作成されています vDS デバイスを通常の動作領域に維持する iD 対 vDS 曲線 後のセクションの議論はしきい値電圧を定義するでしょう VT エンハンスメントMOSFETとデプレッションMOSFETの両方に使用できます。
2.1エンハンスメントモードMOSFET端子特性
MOSFETの動作の基本構造と基礎を示したので、エンハンスメントモードデバイスの端子動作を調べるためにアプローチを使用します。 まず、図1からいくつかの一般的な観察を行いましょう。MOSFETの通常の電流の流れは、ドレインからソースへの流れであると考えてください(BJTの場合と同様に、コレクタとエミッタの間にあります)。 と同じように NPN BJT、ドレインとソースの間に2つのバックツーバックダイオードが存在します。 したがって、ドレインとソースの間に電流が流れるようにするために、ゲートに外部電圧を印加する必要があります。
ソースを接地してゲートに正の電圧を印加すると、その電圧は実質的にゲート - ソース間電圧になります。 正のゲート電圧は電子を引き付けて正孔をはじきます。 電圧がしきい値を超えると(VT)、ドレインとソースとの間に導電性チャネルを形成するのに十分な電子が引き付けられる。 この時点で、トランジスタはオンになり、電流は両方の関数になります。 vGS & vDS。 それは明らかであるべきです VT 正の数です。 nチャネル装置、およびaの負数 pチャネルデバイス。
チャンネルが作成されると(つまり、 vGS >VT)、ドレインとソースとの間のそのチャネル内で電流の流れが起こり得る。 この電流の流れは vDSしかし、それはにも依存します vGS。 時 vGS スレッショルド電圧をわずかに超えるだけで、ごくわずかな電流しか流れることができません。 として vGS 閾値を超えて増加すると、チャネルはより多くのキャリアを含み、より高い電流が可能になる。 図6は、 iD & vDS コラボレー vGS パラメータです。 に注意してください vGS しきい値より小さいと、電流は流れません。 より高い vGSとの関係 iD & vDS ほぼ線形であることは、MOSFETが抵抗値に依存する抵抗のように動作することを示しています。 vGS.
図6の曲線は直線のように見えます。 しかし、それらは直線として続くことはありません。 vDS 大きくなります。 伝導チャネルを形成するために正のゲート電圧が使用されることを思い出してください。 それは電子を引き付けることによってこれを行います。 正のドレイン電圧も同じことをしています。 チャネルのドレイン端に近づくと、チャネルを形成する電圧が近づく vGS–vDS 2つの情報源が互いに反対しているからです。 この差がより小さい場合 VTすなわち、チャネルはもはやソースとドレインとの間の空間全体には存在しない。 チャンネルは 制約のある ドレイン端で、さらに増加 vDS 増加しない iD。 これは通常の動作領域または 飽和 特性曲線の水平断面によって図7に示される領域。 差がより大きい場合 VT、これを 三極 3つの端子すべての電位が電流に強く影響するためです。
前述の説明から、図7の動作曲線が導かれます。
三極管と通常動作領域(飽和領域と呼ばれ、ピンチオフモードでの動作と呼ばれることが多い)との間の遷移は、図7に破線で示されています。
(1)
三極管領域の境界では、曲線の膝はほぼ次の関係に従います。
(2)
式(XNUMX)において、Kは所与の装置に対する定数である。 その値は、装置の寸法とその構成に使用される材料によって異なります。 定数は、によって与えられます。
(3)
この方程式では、 μn 電子移動度です。 C酸化物、酸化物容量は、ゲートの単位面積当たりの容量である。 W ゲートの幅です。 L ゲートの長さです。 式は、次のように複雑で非線形の関係を示します。 iD そして2つの電圧 vDS & vGS。 ドレイン電流は以下の式でほぼ直線的に変化します。 vGS (とは無関係 vDS)、FETは一般に三極管領域では使用されない。
ここで、飽和領域での動作曲線の方程式を見つけたいと思います。 遷移(膝)で式(XNUMX)を評価することによって、三極管と飽和領域との間の遷移における値を確立することができる。 あれは、
(4)
この式は、境界でのドレイン電流の大きさ(図8の破線)をゲート - ソース間電圧の関数として確立します。 vGS。 必要ならば、線形係数を追加することによって、飽和領域における特性曲線のわずかな傾斜を説明することができます。
(5)
式(XNUMX)において、 λ は小さな定数です(図8に示された特性曲線の水平に近い部分の勾配)。 通常は0.001(V-1) それから
(6)
これまでの説明ではすべてNMOSトランジスタについて説明しました。 ここで、PMOSに必要な修正について簡単に説明します。 PMOSの場合、 vDS 負になります。 さらに、PMOSでチャンネルを作成するには、 .
NMOSトランジスタの特性(図7)との唯一の違いは、横軸が-vになっていることです。DS + vの代わりにDS、 そして、パラメトリック曲線は、ゲート電圧が減少するにつれて(NMOSトランジスタでは増加する代わりに)より高いドレイン電流を表す。 増加する電流値に対する曲線は、より負のゲート電圧に対応する。 いつ vGS > VTトランジスタはカットオフされます。 エンハンスメントPMOSの場合 VT 負、および空乏型PMOSでは、 VT ポジティブです。
PMOSトランジスタの三極管領域遷移における電流の式は、NMOSのそれと同じである。 あれは、
(7)
注意してください vGS & vDS 両方とも負の量です。 PMOSトランジスタの飽和領域の式もNMOSのそれと同一である。 あれは、
(8)
注意してください λ 曲線の変化率が)は負です。
に関して式(6)の両側の偏導関数をとる vGS, 、 我々が得る
(9)
我々はの価値を好む gm 特に大きな信号振幅に対しては一定であること。 しかし、小信号アプリケーションにFETを使用する場合にのみ、この条件に近づくことができます。 大信号条件では、波形の歪みがアプリケーションによっては許容できない場合があります。
2.2空乏モードMOSFET
前のセクションでは、エンハンスメントモードMOSFETについて説明しました。 これをデプレッションモードMOSFETと対比してみましょう。 のために n - チャネル増強モード、チャネルを獲得するために、我々はゲートに正の電圧を印加しなければならなかった。 この電圧は、十分な数の可動電子を誘導チャネルに電流を発生させるのに十分大きくなければならなかった。
n-チャネル空乏モードMOSFET、物理的に埋め込まれたチャネルがあるため、この正の電圧は必要ありません。 これにより、ゲートに負の電圧が印加されている場合でも、ドレイン端子とソース端子の間に電流を流すことができます。 もちろん、ドレインとソースの間に電流を流しながらゲートに印加できる負電圧の量には制限があります。 この制限は、しきい値電圧として再び識別されます。 VT。 エンハンスメントモードからの変更点は、図9に示すように、ゲート-ソース間電圧が負または正のいずれかになります。
デプレッションモードMOSFETの動作を定義する式は、エンハンスメントモードの式と非常によく似ています。 ドレイン電流の値 vGS ゼロは次のように識別されます。 IDSS。 これはしばしばと呼ばれます ドレイン - ソース飽和電流、または ゼロ–ゲートドレイン電流。 エンハンスメントモードMOSFETの式とデプレッションモードの式を比較すると、
(10)
それから私達は見つけます、
(11)
空乏モードMOSFETはディスクリート形態で入手可能であり、あるいはそれらはエンハンスメントモードタイプと共に集積回路チップ上に製造することができる。 これは両方を含みます pタイプと n-タイプ。 これは回路設計技術においてより高い柔軟性を可能にする。
2.3 大信号等価回路
飽和領域におけるFigure 8 [式(5)または(8)]の大信号特性を表す等価回路を開発したいと思います。 ドレイン電流は iD、に依存 vGS & vDS。 ゲートからソースへの電圧が一定の場合、図のパラメトリック曲線のXNUMXつに沿って動作し、関係はほぼ直線になります。 電流と電圧の間の直線関係は、抵抗によってモデル化されます。 したがって、等価回路は電流源と並列の抵抗で構成され、電流源の値によってドレイン電流の一部が確立されます。 vGS。 曲線の傾きは vGS。 勾配は偏導関数です。
(12)
コラボレー r0 増分出力抵抗です。 式[(5)または(8)]から、この抵抗は次式で与えられることがわかります。
(13)
大文字を使うところ VGS 抵抗がゲート - ソース間電圧の特定の一定値に対して定義されていることを示します。 式(XNUMX)の最終近似は、以下の仮定の下で式(XNUMX)から得られる。 λ 小さいです。 したがって、抵抗はバイアス電流に反比例します。 ID。 大信号等価モデルは図11で与えられます。 r0 式(XNUMX)で展開された通りである。
2.4 MOSFETの小信号モデル
ここで、方程式に関連した増分効果を調べたいと思います。 その式の3つの回路パラメータ iD, vGS & vDS 両方で構成されています dc (バイアス)と ac コンポーネント(そのため、式で大文字の添え字を使用しています)。 私達はに興味があります ac 小信号モデルのコンポーネント ドレイン電流は、ゲート - ソース間およびドレイン - ソース間の2つの電圧に依存することがわかります。 増分値の場合、この関係は次のように書くことができます。
(14)
式(XNUMX)において、 gm is 順方向相互コンダクタンス & r0 出力抵抗です。 それらの値は、式(5)の偏導関数をとることによって見つけられます。 したがって、
(15)
式(XNUMX)における近似は、以下の観察から得られる。 λ 小さい場合 式(14)は、図12の小信号モデルになります。