3 接合型電界効果トランジスタ(JFET)

接合型電界効果トランジスタ(JFET)

MOSFETは、接合型電界効果トランジスタ(JFET)を超える多くの利点を有する。 特に、MOSFETの入力抵抗はJFETの入力抵抗よりも大きくなります。 このため、ほとんどのアプリケーションでJFETを優先してMOSFETが選択されています。 それにもかかわらず、JFETは特にアナログ用途のために限られた状況でまだ使用されています。

我々は、エンハンスメントMOSFETが伝導用のチャネルを形成するためにゼロでないゲート電圧を必要とすることを見てきた。 このゲート電圧が印加されていないと、ソース - ドレイン間に多数キャリア電流が流れることはありません。 対照的に、JFETは、2つのオーミックコンタクト間の既存のチャネルにおける多数キャリア電流のコンダクタンスを制御します。 これは、デバイスの等価容量を変えることによって行います。

MOSFETについて以前に得られた結果を使用せずにJFETにアプローチしますが、6つのタイプのデバイスの動作には多くの類似点があります。 これらの類似点は、セクションXNUMX「MOSFETとJFETの比較」に要約されています。

JFETの物理構造の概略図を図13に示します。 BJTと同様に、JFETは3端子デバイスです。 基本は1つだけです pn BJTのように2つではなく、ゲートとチャネルの間の接合部 pn 図13に示す接合部は、ゲート端子を互いに配線することによって並列に接続されています。 したがって、それらは単一接合点として扱うことができます。

  n図14(a)に示す2チャネルJFETは、 n2タイプの材料 pタイプの材料は、片側に1つずつストリップに拡散しました。 の pチャネルJFETは、 p2タイプの材料 n図13(b)に示すように、タイプの材料がストリップに拡散した。 図13は回路記号も示しています。

JFETの動作についての洞察を得るために、 n図14(a)に示すように、外付け回路への2チャネルJFET。 正の電源電圧 VDDは、ドレインに適用されます(これは、 VCC BJTの電源電圧とソースはコモン(グランド)に接続されています。 ゲート供給電圧 VGG、がゲートに適用されます(これは VBB BJT用)

JFETの物理構造

図13 - JFETの物理構造

VDD ドレイン - ソース間電圧 vDSドレイン電流が発生します。 iD、ドレインからソースへ流れる。 ゲート - ソース接合は逆バイアスされているので、ゼロのゲート電流が生じる。 ドレイン電流 iDソース電流に等しい、は、に囲まれたチャネルに存在します。 p型ゲート ゲート - ソース間電圧 vGSに等しい 欠乏地域 チャネル幅を狭くするチャネル内。 これにより、ドレインとソース間の抵抗が増加します。

nチャネルJFET

図14–外部回路に接続されたnチャネルJFET

JFETの動作を vGS = 0、図14(b)に示すように。 ドレイン電流 iDを通じて、 n - ドレインからソースへのチャネルは、チャネルに沿って電圧降下を引き起こし、ドレイン - ゲート接合部での電位がより高くなる。 ドレイン - ゲート接合におけるこの正電圧は、 pn 図14(b)の濃い色の部分で示されているように、接合して空乏領域が生じる。 増やすとき vDSドレイン電流 iDまた、図15に示すように、も増加します。

この作用は、より大きな空乏領域およびドレインとソースとの間の増大したチャネル抵抗をもたらす。 として vDS さらに増加すると、空乏領域がドレイン端で全チャネルを遮断し、ドレイン電流がその飽和点に達する点に達する。 増やしたら vDS この点を超えて、 iD 比較的一定のままです。 飽和ドレイン電流の値は VGS = 0は重要なパラメータです。 それは ドレイン - ソース飽和電流, IDSS。 それがあることがわかりました KVT2 デプレッションモードMOSFET用です。 図15からわかるように、 vDS このいわゆるチャネルを超えて ピンチオフ ポイント( - VP, IDSS)のわずかな増加を引き起こす iD、 そしてその iD-vDS 特性曲線はほぼ平坦になります。 iD 比較的一定のまま vDS さらに増加し​​ます)。 それを思い出します VT (現在指定されている VP)がマイナス nチャネルデバイス。 ピンチオフ点を超える動作(飽和領域)は、ドレイン電圧が VDS、 より大きい -VP (図15を参照)。 例として、言いましょう VP = -4V、これはドレイン電圧 vDSJFETが飽和(通常動作)領域に留まるためには、 - ( - 4V)以上でなければなりません。

この説明は、JFETが空乏型デバイスであることを示している。 その特性はデプレッションMOSFETの特性と類似していると予想されます。 ただし、重要な例外があります。デプレッション型MOSFETをエンハンスメントモードで動作させることは可能ですが、 vGS デバイスが nこれはJFET型デバイスでは実用的ではない。 実際には、最大 vGS これは、およそ0.3Vに制限されています。 pn接合部はこの小さい順方向電圧でも本質的に遮断されたままである。

図15 - iDvDS の特徴 nチャネルJFET(VGS = 0V)

3.1 JFETゲート - ソース間電圧変動

前のセクションでは、 iD-vDS 特性曲線 VGS = 0 このセクションでは、完全な iD-vDS のさまざまな値に対する特性 vGS。 BJTの場合、特性曲線(iC-vCE)持っています iB パラメータとして。 FETは電圧制御デバイスです。 vGS 制御します。 図16は iD-vDS 両方の特性曲線 n- チャンネルと pチャネルJFET

図16-iD-vDS JFETの特性曲線

増加するにつれて  (vGS より否定的です n- チャンネルとより肯定的な p(チャネル)空乏領域が形成され、ピンチオフがより低い値に対して達成される。 iD。 それ故に n図16(a)の2チャネルJFET、最大 iD から減らす IDSS as vGS より否定的になります。 もし vGS さらに減少する(より負である)、の値 vGS その後に達する iD の値に関係なく、ゼロになります。 vDS。 この値 vGS と呼ばれる VGS(オフ)または ピンチオフ電圧 (Vp) の価値 Vp に対して負である nチャネルJFETと pチャネルJFET Vp と比較することができます VT デプレッションモードMOSFET用です。

3.2 JFETの伝達特性

伝達特性はドレイン電流のプロットです。 iDドレイン - ソース間電圧の関数として vDS、と vGS 一組の定電圧に等しい(vGS 図3(a)の= -2V、-1、-0V、16V。 伝達特性は、の値とはほとんど無関係です。 vDS JFETがピンチオフに達した後 iD の値が増加しても比較的一定のままです。 vDS。 これはから見ることができます iDvDS 図16の曲線。各曲線は、の値に対してほぼ平坦になります。 vDS>Vp.

図17では、伝達特性と iD-vDS の特徴 nチャネルJFET これらを共通のものでプロットします。 iD 一方から他方を取得する方法を示す軸。 伝達特性は、 iD-vDS 図17の破線で示されている曲線。飽和領域の伝達特性を決定する最も有用な方法は、次の関係(ショックリー方程式)を使用することです。


(16)

したがって、私たちは知る必要があるだけです IDSS および Vp 全体の特性を決定します。 メーカーのデータシートには、これらXNUMXつのパラメータが記載されていることが多いため、伝達特性を構築できます。 Vp メーカーの仕様書には次のように記載されています VGS(オフ)。 ご了承ください iD 飽和する(つまり、一定になる) vDS チャンネルがピンチオフするのに必要な電圧を超えています。 これは、次の式で表すことができます。 vDS、土 for 次のような曲線


(17)

As vGS 負になればなるほど、ピンチオフは vDS 飽和電流が小さくなる。 線形動作に有用な領域はピンチオフより上でブレークダウン電圧より下です。 この地域では、 iD 飽和しており、その値は vGS、式(XNUMX)または伝達特性に従って。

図17 - JFET伝達特性曲線

転送と iD-vDS 図17に示されているJFETの特性曲線は、BJTの対応する曲線とは異なります。 BJT曲線は、ベース電流の均一なステップに対して等間隔で表されることができます。 iC および iB。 ゲート電流がゼロであるため、JFETとMOSFETにはベース電流に相当する電流はありません。 したがって、私たちは曲線の族を見せることを余儀なくされています iDvDSとの関係は非常に非線形です。

第二の違いは、特性曲線のオーミック領域の大きさおよび形状に関する。 BJTを使用する際には、以下の値の5%の低い方を避けることで非線形演算を避けます。 vCE (すなわち、 飽和領域)。 JFETのオーミック領域の幅はゲート - ソース間電圧の関数であることがわかります。 膝がピンチオフの近くで発生するまで、オーミック領域は非常に直線的です。 この地域は オーミック領域 トランジスタがこの領域で使用されるとき、それは抵抗値の値によって決定されるオーム抵抗のように振る舞うからです。 vGS。 ゲート-ソース間電圧の大きさが減少すると、オーミック領域の幅が増加します。 また、図17から、ブレークダウン電圧はゲート-ソース間電圧の関数であることがわかります。 実際、適度に線形の信号増幅を得るには、これらの曲線の比較的小さなセグメントのみを使用する必要があります。線形動作の領域はアクティブ領域にあります。

As vDS ゼロから増加すると、各曲線でブレークポイントが発生し、それを超えるとドレイン電流はほとんど増加しません。 vDS 増加し続けています。 このドレイン - ソース間電圧値で、ピンチオフが発生します。 ピンチオフ値は図17でラベル付けされており、オーミック領域とアクティブ領域を分ける破線で結ばれています。 として vDS ピンチオフを超えて増加し続けると、ドレイン - ソース間の電圧が非常に大きくなり、 雪崩降伏 発生します。 (この現象はダイオードやBJTでも発生します)。 内訳点では、 iD ごくわずかな増加で急激に増加する vDS。 この降伏はゲート - チャネル接合のドレイン端で起こる。 したがって、ドレイン - ゲート間電圧が vDG耐圧を超えるBVGDS pn アバランシェ) vGS = 0 V]。 この時点で、 iD-vDS 特性は、図17の右側に示されている独特の形状を示します。

ピンチオフ電圧とアバランシェ降伏との間の領域は、 活性領域、アンプ動作領域、飽和領域または ピンチオフ領域 (ピンチオフ前の)オーミック領域は通常、 三極管地域しかし、それは時々呼ばれます 電圧制御領域 JFETは、可変抵抗が望まれるときおよびスイッチング用途の両方において、オーミック領域で動作する。

降伏電圧は vGS vと同様DS。 ゲートとソース間の電圧の大きさが増加するにつれて( n- チャンネルとより積極的 p - チャネル)、降伏電圧が低下する(図XNUMX参照)。 あり vGS = Vp、ドレイン電流はゼロであり(小さな漏れ電流を除く)、 vGS = 0、ドレイン電流はある値で飽和します。


(18)

IDSS飽和ドレイン - ソース間電流.

ピンチオフとブレークダウンの間、ドレイン電流は飽和しており、の関数としてあまり変化しません。 vDS。 JFETがピンチオフ動作点を通過すると、 iD 特性曲線または方程式から得ることができます。


(19)

この特性をもっと正確にしたもの(特性曲線のわずかな傾きを考慮に入れる)は次のとおりです。


(20)

λ に似ています λ MOSFET用、そして1 /までVA BJTのために。 以来 λ 小さいので、  。 これは、式の2番目の要素を省略し、バイアスと大信号解析に近似を使用することを正当化します。

飽和ドレイン - ソース電流 IDSSは温度の関数です。 温度の影響 Vp 大きくありません。 しかしながら、 IDSS 温度が上がると減少し、25の場合は100%の減少になりますo 温度が上がる。 さらに大きな変動が Vp および IDSS 製造工程のわずかな変動のため。 これは2N3822の付録を見ればわかります。 IDSS は10 mAで、最小値は2 mAです。

このセクションの電流と電圧は、 nチャネルJFET の値 pチャネルJFETは、 n-チャネル。

3.3 JFET小信号ACモデル

JFET小信号モデルは、MOSFETの場合と同じ手順に従って導き出すことができます。 このモデルは、式(20)の関係に基づいています。 我々だけを考えれば ac 電圧と電流の成分は、


(21)

式(21)のパラメータは偏導関数によって与えられます。


(22)

結果のモデルは図18に示されています。 このモデルは、前に導出したMOSFETモデルと同じですが、 gm および ro 異なる式を使用して計算されます。 実際には、式は同じです。 Vp 代用される VT.

図18–JFET小信号ACモデル

JFETアンプを設計するためには、 dc バイアス電流は、グラフィカルに、またはトランジスタのピンチオフモードを想定した回路解析を使用して決定することができます。 の dc Q点でのバイアス電流は、30%と70%の間になければなりません。 IDSS。 これは、特性曲線の最も線形の領域内のQ点を見つける。

間の関係 iD および vGS 図20に示すように、無次元グラフ(すなわち正規化曲線)上にプロットすることができます。

このグラフの縦軸は iD/IDSS 横軸は vGS/Vp。 曲線の傾きは gm.

線形動作領域の中心近くで静止値を見つけるための合理的な手順は、とを選択することです。 図6.20から、これは曲線の中点に近いことに注意してください。 次に、を選択します。 これにより、さまざまな値が得られます。 vds それはトランジスタをピンチオフモードに保ちます。

図20 - iD/IDSSvGS/Vp

Q点での相互コンダクタンスは、図20の曲線の傾きから、または式(22)を使用して求めることができます。 この手順を使用すると、相互コンダクタンスパラメータは次のようになります。


(23)

この値は gm という仮定に依存します。 ID 半分に設定されている IDSS および VGS 。 0.3Vp。 これらの値は通常、JFETの静止値を設定するための良い出発点を表します。