4 FETアンプの構成とバイアス

FETアンプの構成とバイアス

BJTのバイアスに使用される手法はMOSFETのバイアスにも使用することができる。 我々はこれらのアプローチを個別部品対集積回路増幅器に使用されるものに分けることができる。 ディスクリート部​​品の設計では、ディスクリート部​​品のBJTアンプと同様に、大きな結合コンデンサとバイパスコンデンサを使用して各アンプ段のDCバイアスを分離します。 大容量コンデンサは実用的ではないため、IC MOSFETアンプは一般に直接結合されています。 IC MOSFETアンプは通常、BJT ICアンプに使用されているものと類似したDC電流源を使用してバイアスされています。

4.1ディスクリート部​​品MOSFETのバイアス

MOSFETアンプのディスクリート部​​品バイアスは、図21に示す回路で実現されています。 ゲート - ソース間電圧は、そのトランジスタ構成に必要とされるかもしれない回路のタイプを決定する。 エンハンスメントモードトランジスタの場合、ゲートには常に正の電圧が必要です。 分圧バイアスでは、 R1 および R2 正電圧を得るために。 デプレッションMOSFETまたはJFETの場合、 R2 図21(b)に示すように、有限または無限のいずれでも構いません。

FETアンプの構成とバイアス

図21–アンプのバイアス構成

コモンソース(CS) - ac 入力はで適用されます CG ac で出力されます CD, CS に接続されている dc 電源またはアース。 これはBJTのコモンエミッタ構成に似ています。
ソース抵抗(SR) - ac 入力はで適用されます CG ac で出力されます CD および CS 省略します。 これはBJTのエミッタ抵抗構成に似ています。
コモンゲート(CG) - ac 入力はで適用されます CS ac で出力されます CD および CG に接続されている dc 電源またはアース。 時々CGの設定では、 CG が省略され、ゲートがaに直接接続されている dc 電圧供給 CGはBJTの一般的な基本構成に似ていますが、回路ではあまり見られません。
ソースフォロワー(SF) - ac 入力はで適用されます CG ac で出力されます CS そしてドレインは dc 直接または経由での電圧供給 CD。 これはコモンドレイン(CD)と呼ばれることもあり、BJTのエミッタフォロワ構成に似ています。

テブナン等価回路

図22 - テブナン等価回路

これらの各構成については、セクション9「FETアンプの分析」で詳しく説明します。

異なる構成はコンデンサを介したそれらの接続が異なるだけであり、コンデンサは以下のように開回路である。 dc 電圧と電流については、 dc 一般的な場合のバイアス。 アンプ設計では、トランジスタをアクティブ動作領域(飽和領域またはピンチオフモードとも呼ばれる)で動作させる必要があるため、デバイスのピンチオフIV特性を仮定します。 (私達は設計の終わりにこの仮定を常に確かめるべきです!)

バイアス解析を簡単にするために、図22に示すように、Theveninソースを使用してトランジスタのゲートで回路をモデル化します。


(24)

バイアスを設定するための未知の変数が3つあるので(ID, VGS, VDS)、3つ必要 dc 方程式 まず、 dc ゲート - ソースループの周りの方程式が書かれています。


(25)

ゲート電流はゼロなので、両端にゼロの電圧降下があることに注意してください。 RG。 二番目の dc 方程式は、ドレイン-ソースループのキルヒホッフの法則方程式から求められます。


(26)

第3 dc バイアス点を確立するのに必要な式は、式(20)から求められます。  セクションで」接合型電界効果トランジスタ(JFET)  これはここで繰り返されます。


(27)

次の場合、最初の近似が適用されます。λVDS| << 1(これはほとんど常に真です)そして結合方程式の解をかなり単純化します。

式は g[式(22)]

(22)

設計上有用であることが証明されるであろう同様の形式に。


(28)

 

式(25) - (28)はバイアスを設定するのに十分です。 ディスクリートMOSFETアンプの場合、Qポイントをアンプの中心に置く必要はありません。 ac BJTバイアスのためによくしたように負荷線。 これは、ディスクリートFETアンプが通常、高い入力抵抗を利用するためにアンプチェーンの最初の段として使用されるためです。 第一段階として使用する場合 プリアンプつまり、電圧レベルが非常に小さいため、大振幅ではプリアンプの出力を駆動しません。