5 MOSFET集積回路

MOSFET集積回路

MOSFETトランジスタが集積回路の一部として製造されるとき、実際的な考察は回路構成における2つの大きな変更を必要とする。 第1に、ディスクリート増幅器に使用される大きなカップリングおよびバイパスコンデンサは、サイズが小さいために集積回路内に実際に製造することができない。 我々は直接結合増幅器を製造することによってこの欠点を回避する。

2つ目の大きな変更点は、バイアス回路の一部として使用されている抵抗を簡単に製造できないことです。 代わりに、MOSトランジスタで構成される能動負荷と電流源を使用します。

集積回路はNMOSおよびPMOS回路の両方を使用する。 デジタル回路ではCMOSが一般的ですが、NMOSは通常、より高密度のICに使用されます(つまり、チップあたりの機能が多くなります)。

能動負荷のシミュレーションは、MOS特性曲線の傾きを利用します。 図23は2種類の有効荷重を示しています。 図23(a)では、NMOSエンハンスメント負荷を示し、23(b)ではNMOSデプレッション負荷を示します。 図中には関連する特性曲線も示されている。

図23 - 有効荷重

NMOSエンハンスメント負荷の場合、電圧と電流の関係は次式で与えられます。


(29)

この構成の等価抵抗は1 /です。gmここで、相互コンダクタンスの値は、バイアス点で適用されるものです。

NMOSデプレッション負荷の等価抵抗は、次式で与えられる特性の傾きによって決まります。


(30)

MOSFET集積回路の5.1バイアス

アクティブロードをシミュレートするための2つの手法があるので、バイアスの問題に対処できます。 いずれの回路構成においても、負荷抵抗の代わりに能動負荷を使用しています。 これらを解析する手法を示すために、図24に示すように、エンハンスメント負荷を使用したNMOSアンプを考えてみましょう。

ラベルの付いたトランジスタ Q2 置き換え RD 私たちの以前の回路の。 静止動作点を決定するには、セクション4「FETアンプの構成とバイアス」で行ったのと同じ手法を使用して、抵抗負荷線を拡張負荷のグラフ特性に置き換えます。 つまり、FETラインの特性と負荷線の方程式を同時に解く必要があります。 図25に示すようにこれをグラフィカルに行うことができます。

パラメトリック曲線は、増幅用トランジスタQの特性曲線です。1。 アクティブ負荷の電圧対電流特性 Q2 図23のものです。 出力電圧 vでるは、の違いです VDD アクティブ負荷の両端の電圧。 能動負荷の電流は増幅トランジスタのドレイン電流と同じです。 したがって、図23の特性のシフトされた鏡像をとることによって荷重線を構成します。 動作点は、この曲線と適切なトランジスタの特性曲線との交点です。 どのトランジスタ曲線を選択するかを知るためには、ゲート - ソース間電圧を見つける必要があります。 次に見るように、入力バイアス電圧はしばしばアクティブ電流源に置き換えられます。

Q点に対するグラフィカル解

図25 - Q点のグラフィカルな解

アクティブ負荷をシミュレートする方法がわかったので、入力バイアス回路の一部として使用される基準電流の生成に注意を向けます。 これらの電流源は、BJTアンプのバイアスに使用したのとほぼ同じ方法で使用されます。

図26 - カレントミラー

私達はMOSFETを分析します カレントミラー。 カレントミラーを図26に示します。 2つのトランジスタは完全に整合していると仮定される。 出力電流はのドレイン電流です。 Q2および基準電流駆動 Q1。 トランジスタが完全に整合していれば、出力電流は基準電流と正確に等しくなります。 トランジスタが並列に接続されているので、これは真実です。 BJTカレントミラーの場合とまったく同じように、図26(b)に示すように、リファレンス抵抗は両端にリファレンス電圧を印加することによって生成できます。

さまざまなサブ回路(つまり、アクティブ負荷と基準電流)をまとめると、図27のCMOSアンプになります。

このアンプのゲインは


(31)

CMOSアンプ

図27 - CMOSアンプ

5.2ボディエフェクト

セクション“ 2”に関する我々の議論。 MOSFETの基板(または本体)を指す「金属酸化物半導体FET(MOSFET)」。 この基質はチャネルを確立するのに重要な役割を果たす。 ディスクリートMOSFETの動作では、ボディはしばしば電源に接続されます。 このような場合、基板はデバイスの動作に直接影響を与えることはなく、この章で前述した曲線が適用されます。

MOSFETが集積回路の一部として製造されると状況は変化する。 そのような場合、各個々のトランジスタの基板は他の基板から絶縁されていない。 実際、基板はチップ上のすべてのMOSFETで共有されることがよくあります。 PMOS ICでは、共有基板は最も正のソース端子に接続され、一方NMOSでは、共有基板はグランド(または存在する場合は負の電源)に接続される。 これにより、各トランジスタのソースと本体との間に逆バイアスが確立される。 この逆バイアスの影響は動作特性を変えることです。 たとえば、 nチャネルデバイス、それは事実上しきい値を上げます(VT) しきい値が変化する量は、物理的パラメータとデバイス構造によって異なります。 NMOSの場合、この変化は次のように近似できます。


(32)

式(XNUMX)において、γは約XNUMXとXNUMXとの間で変動する装置パラメータである(V)。-1/2). VSB ソース - ボディ間電圧、 フェルミポテンシャル。 これは材料の特性であり、一般的な値はシリコンの0.3 Vです。