3 典型的なオペアンプ

典型的なオペアンプ

ほとんどのオペアンプは、図8に示すブロック図に従って設計および構成されています。

典型的なオペアンプ

図8 - オペアンプの一般的な構成

差動アンプと電圧利得段は、電圧利得を提供する唯一の段です。 差動アンプは、オペアンプで非常に重要なCMRRも提供します。 差動増幅器の出力は、大きな利得を得るために差動増幅器に高インピーダンス負荷を与えるように、大きなエミッタ抵抗を有するエミッタフォロワに接続されることが多い。 高利得コモンエミッタ増幅器は、中利得CE増幅器よりもはるかに低い入力インピーダンスの影響を受けます。 これにより、高利得のCEアンプを使用して追加の利得を得ることができます。 リニアオペアンプは直接結合されて ac 利得。 これはまた、ICチップ上に配置するには大きすぎる結合コンデンサの必要性を排除する。 レベルシフタは、出力信号に信号が含まれないようにするために必要です。 dc オフセット。 オペアンプは、回路シミュレーションによって非常に正確にモデル化できます。 TINACloudオンライン回路シミュレーションを使用してこれを示します。

3.1パッケージング

オペアンプ回路は、缶、デュアルインラインパッケージ(DIP)、およびフラットパックを含む標準ICパッケージにパッケージされています。 これらの各パッケージには、少なくとも8本のピンまたは接続があります。 それらは、図9、10、および11に示されています。

 

典型的なオペアンプ

図9 - 缶パッケージ用オペアンプ接続(上面図)

典型的なオペアンプ

図10–オペアンプ接続14ピンDIP(上面図)

典型的なオペアンプ

図11 - 10ピンフラットパックのオペアンプ接続(上面図)

 

 

 

 

 

 

 

回路を構成するときは、さまざまなリードを正しく識別することが重要です(通常、番号は付けられていません)。 図はピン1の位置を示しています。 の中に 包装することができます 図9のピン1はタブの左側の最初のピンとして識別され、ピンは上から見て反時計回りに連続して番号が付けられています。 の中に デュアルインラインパッケージ 図10の図では、パッケージ上部にピン1を見つけるためのインデントがあり、ピンの番号は左下と右上にあります。 1つのDIPに複数のオペアンプ(通常は2または4)がパッケージされていることに注意してください。

フラットパック 図11のピン1はドットで識別され、ピンはDIPのように番号が付けられています。

3.2の電源要件

多くのオペアンプは、負と正の両方の電圧源を必要とします。 典型的な電圧源は±5 Vから±25 Vの範囲です。図12はオペアンプへの典型的な電源接続を示します。

最大出力電圧振幅は、 dc オペアンプに供給される電圧。 一部のオペアンプは、単一の電圧源から動作できます。 製造元の仕様は、オペアンプがXNUMXつの電源のみを使用する場合の動作限界を定義しています。

オペアンプ、一般的なオペアンプ

図12 - 電源接続

最大出力電圧振幅は、 dc オペアンプに供給される電圧。 一部のオペアンプは、単一の電圧源から動作できます。 製造元の仕様は、オペアンプがXNUMXつの電源のみを使用する場合の動作限界を定義しています。

3.3オペアンプ

μA741オペアンプを図13の等価回路に示します。 それはほとんどのIC製造業者によって1966以来製造されており、そしてその導入以来多くの進歩がありましたが、741はまだ広く使用されています。

オペアンプ、標準オペアンプ

図13 - 741オペアンプ

741オペアンプは 内部補償 これは、高周波振幅応答を低下させるRCネットワークを意味します。 アンプのゲインが高いため(10のオーダー)4 10へ5 低周波で)そしてトランジスターの寄生容量が 寄生フィードバック内部補償がなければ、オペアンプは不安定になり発振します。 2つの縦続接続された差動増幅器は他の電圧増幅器を介して相補的対称電力増幅器を駆動する。

741オペアンプは、入力差動アンプ、中間シングルエンドの高利得アンプ、および出力バッファリングアンプの3つのステージで構成されています。 その動作にとって重要な他の回路はレベルシフト回路です。 dc 出力が正および負の両方のバイアス回路をスイングしてさまざまなアンプに基準電流を供給できるように、またオペアンプを出力の短絡から保護するように振幅できるようにします。 741は、内蔵コンデンサ - 抵抗ネットワークによって内部補償されています。

オペアンプは、増幅段数を増やし、入力回路を分離し、さらに出力にエミッタフォロワを追加して出力インピーダンスを下げることによって、さらに改善されています。 他の改善は、CMRRの増加、より高い入力インピーダンス、より広い周波数応答、減少した出力インピーダンスおよび増加した電力をもたらす。

バイアス回路

図741の13オペアンプには、いくつかの定数ソースがあります。 トランジスタ Q8 および Q9 現在の情報源は IEE によって形成される差動増幅器の Q1, Q2, Q3, Q4。 トランジスタ Q5, Q6, Q7、の代わりになるアクティブ荷重は RC 差動アンプの抵抗。 トランジスタ Q10, Q11, Q12 差動増幅器の電流源のバイアスネットワークを形成します。 トランジスタ Q10 および Q11 他のトランジスタとカレントミラーの役割を果たすこのバイアスネットワーク用のワイドラー電流源を形成する。

短絡保護

741回路には、通常大電流が出力に存在する場合にのみ遮断され導通する多数のトランジスタが含まれています。 次に、出力トランジスタのバイアスを変更してこの電流を許容レベルまで下げます。 図13の回路では、この短絡保護ネットワークはトランジスタQで構成されています15 および Q22 と抵抗 R11.

入力ステージ

741オペアンプの入力段は、電圧利得、レベルシフト、およびシングルエンド差動アンプ出力を提供するために必要です。 回路が複雑なため、大きなオフセット電圧誤差が発生します。 これとは対照的に、標準の抵抗装荷差動増幅器は、オフセット電圧誤差が少ない。 しかしながら、標準的な増幅器は制限された利得を有し、それは所望の増幅を達成するためにより多くの段が必要とされることを意味する。 抵抗負荷差動アンプは、741よりも電圧ドリフトが少ないオペアンプで使用されます。

入力段で使用されるBJTは大きなバイアス電流を必要とし、オフセット電流の問題を引き起こします。 オフセット電流誤差を低減するために、他のタイプのオペアンプは入力段にMOSFETを使用しています。

741の入力段は、トランジスタで形成された能動負荷を持つ差動アンプです。 Q5, Q6, Q7 と抵抗 R1, R2, R3。 この回路は高抵抗負荷を提供し、ゲインやコモンモード除去比を低下させることなく差動からシングルエンドに信号を変換します。 シングルエンド出力は、 Q6。 入力段レベルシフタは、 PNP トランジスタ、 Q3 および Q4これは、コモンベース構成で接続されています。

横型トランジスタの使用 Q3 および Q4、追加の利点になります。 それらは入力トランジスタを保護するのを助けます、 Q1 および Q2エミッタ - ベース接合の破壊に対して。 のエミッタ - ベース接合 NPN 逆バイアスが約7 Vを超えると、トランジスタはブレークダウンします。 Q1 および Q2入力回路の耐圧が上がる。

中間段階

ほとんどのオペアンプの中間段は、いくつかのアンプを通して高いゲインを提供します。 741では、第1段のシングルエンド出力は、 Q16 これはエミッタフォロワ構成です。 これにより、入力段に高い入力インピーダンスが与えられ、負荷が最小限に抑えられます。 中間段もトランジスタで構成されています Q16 および Q17、そして抵抗 R8 および R9。 中間段の出力は、 Q17、そしてに提供された Q14 分相器を通して。 741のコンデンサは、このテキストの以降の章で説明されている周波数補償に使用されます。

出力ステージ

オペアンプの出力段は、低出力インピーダンスに高電流ゲインを提供するために必要です。 ほとんどのオペアンプは、相補対称出力段を使用して、電流ゲインを犠牲にすることなく効率を向上させます。 相補対称のクラスBアンプで達成可能な最大効率は78%です。 シングルエンド出力アンプの最大効率はわずか25%です。 一部のオペアンプは、ダーリントンペアの相補対称性を使用して出力能力を向上させます。 741の相補対称出力ステージは Q14 および Q20.

小さな抵抗 R6 および R7出力に電流制限を設けます。 ダーリントンペア、 Q18 および Q198章で説明されているように、ダイオード補償相補対称出力段のダイオードの代わりに、を使用します。 ダーリントン対配置は、より小さな面積で製造できるので、ダイオードとして接続された2つのトランジスタよりも好ましい。 相補対称回路においてバイアス抵抗の代わりになる電流源は、トランジスタの一部によって実現される。 Q13。 トランジスタ Q22, Q23, Q24 は、出力電圧がゼロ軸を中心にしていることを保証するレベルシフタ配置の一部です。

電流–3。典型的なオペアンプ