Jump to TINA Main Page & General Information 

• Verilogシミュレーション
• Verilog-AおよびAMSシミュレーション
• VHDLシミュレーション
• VHDL-AMS シミュレーション
• SystemC シミュレーション

SystemVerilog は Verilog ハードウェア記述言語の拡張であり、TINA にも含まれています。
TINA では、SystemVerilog は自動的に SystemC に変換され、MS Visual Studio でコンパイルできるため、非常に高速で最適化されたコードが提供されます。 TINA の Examples\HDL\SystemVerilog フォルダにいくつかの回路例があります。

SystemVerilog の例: