ციფრული ვერილოგის სიმულაცია

ციფრული Verilog ელექტრონული Circuit სიმულაციური

Jump to TINA Main Page & General Information 

TINA ასევე მოიცავს ძლიერი ციფრული Verilog სიმულაციური ძრავა. უილილოგის უპირატესობა VHDL- თან შედარებით უფრო ადვილია ისწავლოს და გაიგოს, თუმცა VHDL- ში მეტი ფუნქციებია.

TINA შეუძლია თარგმნოს Verilog მოდელები და სხვა ციფრული კომპონენტები synthesizable VHDL კოდი და გამოყენებით Xilinx- ს Webpack პროგრამული უზრუნველყოფა, შეგიძლიათ გენერირება bit ნაკადი ფაილი აღწერს განხორციელების დიზაინი და შემდეგ ატვირთეთ იგი Xilinx FPGA ჩიპი.

შემდეგი სარაიტი ადარებს იმავე სრულ აქტს, რომელიც იყენებს VHDL და Verilog- ს.
ციფრული Verilog სიმულაციური, სურათი 1

სქემატური ნაწილი ერთნაირია, მხოლოდ მაკროს კოდებია განსხვავებული.

შეგიძლიათ გაორმაგოთ VHDL ან Verilog macros და დააჭირეთ Enter მაკრო, რათა იხილოთ სრული დეტალები და კოდის რედაქტირება:

არსებითი ნაწილები ძალიან ჰგავს:

VerilogVHDL
assign S = A ^ BS <= (A xor B)
assign C = A & BC <= (A and B)
თუ ამოიწურა ციფრული ქრონომეტრაჟი ანალიზის მენიუდან. შემდეგი დიაგრამა გამოჩნდება:

თქვენ შეგიძლიათ ნახოთ, რომ გამომავალი სიგნალები ორივე მოდელები ზუსტად იგივეა ..

    X
    მოხარული ვარ, რომ შენთან იქნები DesignSoft
    საშუალებას გაძლევთ ესაუბროთ, თუ გჭირდებათ დახმარება, იპოვოთ სწორი პროდუქტი ან გჭირდებათ დახმარება.
    wpChatIcon