10. FET გამაძლიერებელი დიზაინი
ამჟამინდელი - 10. FET გამაძლიერებლის დიზაინი
PREVIOUS- 9. FET გამაძლიერებელი ანალიზი
FET გამაძლიერებელი დიზაინი
ახლა ჩვენ შეისწავლით FET- ის გამაძლიერებელი ანალიზის გაფართოებას წინამდებარე თავი ადრე FET გამაძლიერებლების დიზაინში. ჩვენ ვცდილობთ, განვსაზღვროთ უცნობი დიზაინი დიზაინის პრობლემასთან და შემდეგ განავითაროს განტოლებები ამ ამოცნობისთვის. როგორც უმეტეს ელექტრონულ დიზაინში, განტოლების რაოდენობა ნაკლებია უცნობების რაოდენობასთან. დამატებითი შეზღუდვები დადგენილია საერთო მიზნების დაკმაყოფილების მიზნით (მაგ., მინიმალური ღირებულება, ნაკლები ცვლილება შესრულების პარამეტრების ცვლილების გამო).
CS გამაძლიერებელი
CS განყოფილების დიზაინის პროცედურა წარმოდგენილია ამ სექციაში. ჩვენ უნდა შევამციროთ JFET და დეფექტი MOSFET amplifier დიზაინი ორგანიზებულ პროცედურას. მიუხედავად იმისა, რომ ეს შეიძლება აღმოჩნდეს
შეამციროთ დიზაინი რუტინულ პროცესამდე, თქვენ უნდა დაარწმუნოთ საკუთარი თავი, რომ გესმით თითოეული ნაბიჯის წარმოშობა, რადგან შემდგომში შეიძლება საჭირო გახდეს რამდენიმე ვარიაცია. თუ CS გამაძლიერებლის შესაქმნელად ყველაფერი გააკეთეთ, რასაც დაუფიქრებლად „შეუერთდებით“ ჩვენს მიერ წარმოდგენილ ნაბიჯებს, ამ დისკუსიის მთელ აზრს კარგავთ. როგორც ინჟინერი, თქვენ ეძებთ იმას, რაც არის არ რუტინული. თეორიის შემცირება ორგანიზებულ მიდგომასთან არის ის, რასაც აკეთებ. თქვენ უბრალოდ არ გამოიყენებთ მიდგომას სხვები უკვე გააკეთეს თქვენთვის.
გამაძლიერებლები შექმნილია იმისთვის, რომ დააკმაყოფილონ მოგების მოთხოვნები, ვთქვათ, რომ სასურველი სპეციფიკაციები ტრანზისტორის სპექტრშია. ჩვეულებრივ მითითებულია მიწოდების ძაბვა, დატვირთვის წინააღმდეგობა, ძაბვის მომატება და შეყვანის წინააღმდეგობა (ან მიმდინარე მომატება). დიზაინერის ამოცანაა შეარჩიოს წინააღმდეგობის მნიშვნელობები R1, R2, RDდა RS. იხილეთ სურათი, როგორც პროცედურაზე მიყევით ნაბიჯებს. ეს პროცედურა მიიჩნევს, რომ მოწყობილობა შერჩეულია და მისი მახასიათებლები ცნობილია.
ნახაზი 40 JFET CS გამაძლიერებელი
პირველი, შეარჩიეთ Q- წერტილი FET დამახასიათებელი მოსახვევებში ინტენსივობის ზონაში. იხილეთ მაგალითი ფიგურა 40 (b) მაგალითისთვის. ეს განსაზღვრავს VDSQ, VGSQდა IDQ.
ჩვენ ახლა გადავწყვიტეთ ორი რეზისტორების გამომავალი loop, RS მდე RD. ვინაიდან არსებობს ორი უცნობი, ჩვენ გვჭირდება ორი დამოუკიდებელი განტოლება. ჩვენ დავიწყებთ წერილობით dc KVL განტოლება გარშემო სანიაღვრე წყარო მარყუჟის,
(58)
ორი რეზისტორების თანხების გადაჭრა
(59)
(60)
Წინააღმდეგობა, RD, ეს განტოლება არის ერთადერთი უცნობი. გადაჭრის RD შედეგებს კვადრატულ განტოლებაში აქვს ორი გადაწყვეტილება, ერთი უარყოფითი და ერთი დადებითი. თუ დადებითი გადაწყვეტა იწვევს RD > K1, რაც უარყოფითად გულისხმობს RS, ახალი Q- წერტილი უნდა იყოს შერჩეული (ანუ, გადატვირთეთ დიზაინი). თუ დადებითი გადაწყვეტა გამოიმუშავებს RD < K1ჩვენ შეგვიძლია გავაგრძელოთ.
ახლა რომ RD ცნობილია, ჩვენ გადავწყვიტოთ RS განტოლების გამოყენებით (59), სადრენაჟო-მარყუჟის განტოლების განტოლება.
(61)
ერთად RD მდე RS ცნობილია, ჩვენ გვჭირდება მხოლოდ მოვძებნოთ R1 მდე R2.
ჩვენ ვიწყებთ KVL განტოლების გადაწერას კარიბჭე-მარყუჟისთვის.
(62)
ძაბვა, VGS, არის საპირისპირო პოლარობისგან VDD. ამდენად ტერმინი IDQRS უნდა იყოს მეტი VGSQ დიაპაზონში. წინააღმდეგ შემთხვევაში, VGG ექნება საპირისპირო პოლარობა VDD, რომელიც შეუძლებელია განტოლების მიხედვით (62).
ჩვენ ახლა გადავწყვიტოთ R1 მდე R2 ვთქვათ, რომ VGG ნაპოვნია იგივე პოლარობა as VDD. ამ resistor ღირებულებების შერჩევა მოძიებაში ღირებულება RG მიმდინარე მოგების განტოლების ან შეყვანის წინააღმდეგობისგან. ჩვენ გადავწყვიტეთ R1 მდე R2.
(63)
დავუშვათ ახლა, რომ განტოლება (62) იწვევს VGG რომელსაც აქვს საპირისპირო პოლარობის of VDD. შეუძლებელია გადაჭრას R1 მდე R2. პრაქტიკული გზა უნდა გააგრძელოს VGG = X V. ამდენად, 
. მას შემდეგ, რაც VGG განისაზღვრება განტოლება (62), ადრე გათვლილი ღირებულება RS ახლა უნდა შეიცვალოს.
ფიგურა 41 - CS გამაძლიერებელი
დიაგრამა 41- ში, სადაც კაპიტატორი გამოიყენება გვერდის გვერდის ავლით RS, ჩვენ განვავითარებთ ახალ ღირებულებას RS შემდეგი რედაქციით:
(64)
ღირებულება RSDC is RS1 + RS2 და ღირებულება RSAC is RS1.
ახლა ჩვენ გვაქვს ახალი RSDC, ჩვენ უნდა გავიმეოროთ რამდენიმე ადრე ნაბიჯი დიზაინი. კიდევ ერთხელ განვსაზღვრავთ RD გამოყენებით KVL ამისთვის გადინების- to- წყარო მარყუჟის.
(65)
დიზაინის პრობლემა ახლა ხდება ერთ-ერთი გაანგარიშება RS1 მდე RS2 ნაცვლად იმისა, რომ მხოლოდ ერთი წყაროს რესტავრატორი აღმოაჩინა.
ახალი ღირებულებით RD of K1 - რSDC, ჩვენ წავალთ განტოლებათა ძაბვის გამოხატულებას (60) RSAC გამოიყენება ac განტოლება, ვიდრე RS. დიზაინის პროცედურას უნდა დაემატოს შემდეგი დამატებითი ნაბიჯები:
Ჩვენ ვიპოვეთ RSAC (რომელიც უბრალოდ RS1) ძაბვის მოგების განტოლებადან
(66)
RSAC ეს განტოლება არის ერთადერთი უცნობი. ამ საკითხის მოგვარება ჩვენ ვპოულობთ
(67)
დავუშვათ ახლა RSAC დადებითია, მაგრამ ნაკლებია RSDC. ეს სასურველი მდგომარეობაა
(68)
მაშინ ჩვენი დიზაინი არის სრულყოფილი და
(69)
Ვვარაუდობ, რომ RSAC დადებითი აღმოჩნდა, მაგრამ მეტი ვიდრე RSDC. გამაძლიერებელი არ შეიძლება შეიცავდეს ძაბვის ზრდას და Q- პუნქტს. ახალი Q- წერტილი უნდა იყოს შერჩეული. თუ ძაბვის მოგება ძალიან მაღალია, შეიძლება არ იყოს შესაძლებელი დიზაინის ნებისმიერი Q- პუნქტით. შეიძლება საჭირო გახდეს სხვადასხვა ტრანზისტორი ან საჭიროა ორი ცალკეული ეტაპის გამოყენება.
CD გამაძლიერებელი
ჩვენ ახლა წარმოგიდგენთ დიზაინის პროცედურას CD JFET გამაძლიერებელი. მითითებულია შემდეგი რაოდენობები: მიმდინარე მომატება, დატვირთვის წინააღმდეგობა და VDD. შეყვანის წინააღმდეგობა შეიძლება მითითებული იყოს მიმდინარე მოგების ნაცვლად. შემდეგი პროცედურის შესწავლისას იხილეთ ნახაზი 39-ის სქემა. კიდევ ერთხელ შეგახსენებთ, რომ თეორიის ეტაპზე შემცირების პროცესი ამ დისკუსიის მნიშვნელოვანი ნაწილია და არა რეალური ნაბიჯები.
პირველი აირჩიეთ Q წერტილი FET– ის დამახასიათებელი მრუდების ცენტრში, ნახაზი 20 – ის დახმარებით („თავი 3: შეერთების საველე ეფექტის ტრანზისტორი (JFET)“). ეს ნაბიჯი განსაზღვრავს VDSQ, VGSQ, IDQ მდე gm.
ჩვენ შეგვიძლია გადავწყვიტოთ რესტავრი, რომელიც დაკავშირებულია წყაროსთან წერილობით dc KVL განტოლება გარშემო სანიაღვრე- to- წყარო მარყუჟის.
(70)
საიდანაც ჩვენ ვიპოვით dc ღირებულება RS,
(71)
ჩვენ შემდეგ მოვძებნით ac წინააღმდეგობის ღირებულება, RSAC, რეორგანიზებული მიმდინარე მოგების განტოლებისაგან, განტოლება (55).
(72)
სადაც RG = Rin. თუ შეყვანის წინააღმდეგობა არ არის მითითებული, მოდით RSAC = RSDC და გამოთვალეთ შეყვანის წინააღმდეგობა განტოლებადან (72). თუ შეყვანის წინააღმდეგობა არ არის საკმარისად მაღალი, შეიძლება საჭირო გახდეს Q- წერტილის ადგილმდებარეობის შეცვლა.
If Rin მითითებულია, აუცილებელია გამოთვალოთ RSAC განტოლებადან (72). ასეთ შემთხვევებში, RSAC განსხვავდება RSDC, ამიტომ ჩვენ გვერდის ავლით ვართ RS ერთად capacitor.
ახლა ჩვენ ყურადღებას ვაქცევთ შეყვანის მიკროსქემის ჩართვას. ჩვენ განვსაზღვრავთ VGG განტოლების გამოყენებით,
(73)
ფაზის ინვერსია არ არის გამომუშავებული FET- ის გამაძლიერებელი და შესაბამისად VGG ნორმალურია იგივე პოლარი, როგორც მიწოდების ძაბვა.
ახლა რომ VGG ცნობილია, ჩვენ განსაზღვრავს ღირებულებებს R1 მდე R2 მიკერძოებული მიკერძოების თევენინის ეკვივალენტიდან
(74)
როგორც წესი, SF- ს საკმარისად სადრენაჟე დრემია, რომ შეიქმნას საპირისპირო პოლარობის ძაბვა, რომელიც საჭიროა JFET კარიბჭის მიერ მოთხოვნილი უარყოფითი ძაბვების გამოსაყენებლად. ამიტომ შეიძლება გამოყენებულ იქნას ნორმალური ძაბვის დივიზიონი.
ფიგურა 44 - CD გამაძლიერებელი ნაწილი RS გვერდის ავლით
ჩვენ ახლა დავბრუნდებით შეყვანის წინააღმდეგობის დაზუსტების პრობლემის შესახებ. ჩვენ შეგვიძლია ვივარაუდოთ, რომ ეს ნაწილი RS არის შემოვლითი, როგორც ფიგურა 44, რაც იწვევს სხვადასხვა ღირებულებებს RSAC მდე RSDC. ჩვენ ვიყენებთ განტოლებას (71) მოსაგვარებლად RSDC. შემდეგი, ჩვენ ნება RG თანაბარი განსაზღვრული ღირებულება Rin, და გამოიყენეთ განტოლება (72) მოსაგვარებლად RSAC.
თუ RSAC გამოითვლება ზემოთ ნაკლები RSDC, დიზაინი ხორციელდება გვერდის ავლით RS2 ერთად capacitor. Გვახსოვდეს, რომ RSAC = RS1 მდე RSDC = RS1 + RS2. თუ მეორეს მხრივ, RSAC უფრო დიდია RSDCQ- წერტილი უნდა გადავიდეს სხვა ადგილას. ჩვენ შეარჩიეთ პატარა VDS რითაც იწვევს გაზრდილი ძაბვის შემცირებას RS1 + RS2, რაც RSDC უფრო დიდი. თუ VDS ვერ შეამცირებს საკმარისად შესამცირებლად RSDC უფრო დიდი ვიდრე RSAC, მაშინ გამაძლიერებელი არ შეიძლება იყოს შექმნილი მოცემული მიმდინარე მოგებით, Rin, და FET ტიპის. უნდა შეიცვალოს ამ სამი სპეციფიკა, ან მეორე გამაძლიერებელი ეტაპი უნდა იქნას გამოყენებული, რათა უზრუნველყოს საჭირო მოგება.
SF Bootstrap გამაძლიერებელი
ჩვენ ახლა შეისწავლის ვარიაციით CD გამაძლიერებელი, რომელიც ცნობილია SF (ან CD) ჩატვირთვის FET გამაძლიერებელი. ეს წრე არის SF- ის სპეციალური შემთხვევა ჩატვირთვის სქემა და ილუსტრირებულია ფიგურაში 45.
აქ მიკერძოება განვითარებულია მხოლოდ წყაროს რესტავრაციის ნაწილში. ეს ამცირებს რადიატორის გვერდის ავლით კაპიტატორის შემოვლით საჭიროებას და ამით უფრო დიდი შეყვანის წინააღმდეგობას მიაღწევს, ვიდრე ნორმალურად მიღწევა. ეს დიზაინი საშუალებას გვაძლევს ისარგებლოს FET- ის მაღალი წინაპირობების მახასიათებლებით, არ გამოიყენოთ კარიბჭეზე მაღლა, RG.
სქემა 46- ის ეკვივალენტური წრე გამოიყენება მიკროსქემის ექსპლუატაციის შესაფასებლად
ფიგურა 45 - ბროშურის წყარო მიმდევარი
ჩვენ ვივარაუდოთ, რომ iin საკმარისად მცირეა დღევანდელი დღევანდელი შესაფასებლად RS2 as i1. გამომავალი ძაბვის შემდეგ აღმოჩნდა
(75)
სადაც
(76)
თუ ვარაუდი iin არ არის სწორი, შეიცვალა გამონათქვამი
(77)
KVL განტოლება შეყვანის შემოსავლებში vin შემდეგი რედაქციით:
(78)
Მიმდინარე, i1, გადის ამჟამინდელი გამყოფი ურთიერთობა,
(79)
კომბინირება განტოლებები (79) და (78) შემოსავალი,
(80)
მეორე განტოლება vin განვითარებულია გარშემო მარყუჟის მეშვეობით RG მდე RS2 შემდეგნაირად.
(81)
ჩვენ აღმოფხვრა vin განტოლებისთვის (80) განტოლების განტოვით (81) და გადასაჭრელად iin მიიღოს ინფორმაციის
(82)
შეყვანის წინააღმდეგობა, Rin = vin/iin, განტოლების (81) განტოლების განტოლების მიხედვით (82)
(83)
RG არის ერთადერთი უცნობი ამ განტოლებაში, ამიტომ ჩვენ შეგვიძლია მივიღოთ გადაწყვეტილება,
(84)
მიმდინარე მომატება
(85)
ჩვენ შეგვიძლია ახლა გამოვიყენოთ განტოლებები, რომელიც ადრე მიღებულ იქნა დაკვირვებით RS - RS2 = RS1 რათა მოვიპოვოთ მიმდინარე მოგება.
(86)
ძაბვის მოგებაა
(87)
გაითვალისწინეთ, რომ განზომილების განზომილება (84) უფრო დიდია, ვიდრე მრიცხველი, რაც აჩვენებს ამას RG <(Rin-RS2). ეს ადასტურებს, რომ დიდი შეყვანის წინააღმდეგობა შეიძლება მიღწეული გარეშე იგივე ბრძანებით ზომა, როგორც RG.
