Digital Verilog электрондық схемалық модельдеу

Digital Verilog электрондық схемалық модельдеу

Jump to TINA Main Page & General Information 

TINA-да қуатты Verilog модельдеу қозғалтқышы бар. Verilogтің VHDL-мен салыстырғанда артықшылығы, оны үйрену және түсіну оңайырақ, алайда VHDL-де көп мүмкіндіктер бар.

TINA Verilog үлгілерін және басқа сандық құрамдас бөліктерді синтезделген VHDL кодын және Xilinx's Webpack бағдарламалық жасақтамасын пайдалана отырып аудара алады, сіз конструкцияны іске асыруды сипаттайтын бит ағыны файлын жасай аласыз және Xilinx FPGA чиптеріне қотарып аласыз.

Келесі схема VHDL және Verilog көмегімен бірдей толығымен қосқышты салыстырады.
Digital Verilog Simulation, сурет 1

Схемалық бөлігі бірдей, тек макростардағы кодтар әр түрлі.

Сіз VHDL немесе Verilog макростарын екі рет баса аласыз және толық мәліметтерді көру және кодты өңдеу үшін Enter Macro пернесін басыңыз.

Маңызды бөліктер өте ұқсас:

VerilogVHDL
assign S = A ^ BS <= (A xor B)
assign C = A & BC <= (A and B)
Сандық уақытты талдауды Талдау мәзірінен іске қосыңыз. Келесі диаграмма пайда болады:

Екі модельден шығатын сигналдар дәл бірдей екенін көре аласыз.