10. FET күшейткіштің дизайны
АҒЫМ - 10. FET күшейткіш дизайны
PREVIOUS- 9. FET күшейткішті талдау
FET күшейткіштің дизайны
Біз осы тарауда бұрын ұсынылған FET күшейткіштің талдауын FET күшейткіштерінің дизайнын кеңейтуді қарастырамыз. Біз дизайн проблемасындағы белгісіздіктерді анықтауға тырысамыз, содан кейін осы белгісіздерді шешу үшін теңдеулер жасаймыз. Электроника дизайнының көпшілігінде қалай, теңдеулер саны белгісіз санынан аз болады. Қосымша шектеулер белгілі бір жалпы мақсаттарға жету үшін белгіленеді (мысалы, ең төменгі шығындар, параметр өзгеруіне байланысты өнімділіктің өзгеруі аз).
10.1 CS күшейткіші
Осы бөлімде CS күшейткіштің дизайны процедурасы келтірілген. Біз JFET-ді және MOSFET күшейткіштің дизайнын азайтуды ұйымдастырылған тәртіппен азайтамыз. Бұл көрінуі мүмкін
дизайнды әдеттегі процеске дейін қысқарту, әр қадамның шығу тегі туралы түсінетіндігіңізге сенімді болуыңыз керек, өйткені кейіннен бірнеше вариация қажет болуы мүмкін. Егер сіз CS күшейткішін жобалау үшін тек біз ұсынған қадамдарға ойланбастан «қосылу» жасасаңыз, онда сіз осы талқылаудың мәнін жоғалтасыз. Инженер ретінде сіз бар нәрсені жасауға ұмтыласыз емес күнделікті. Ұйымдастырылған тәсілге теорияны қысқарту - бұл сіз жасай аласыз. Сіз басқаларға өзіңіз жасаған тәсілдерді жай ғана қолданбайсыз.
Күшейткіштер транзистор ауқымында қалаған сипаттамаларды ескере отырып, пайда табу талаптарын қанағаттандыруға арналған. Әдетте қоректену кернеуі, жүктеме кедергісі, кернеу күшеюі және кіріс кедергісі (немесе ток күші) көрсетіледі. Дизайнердің міндеті - қарсылық мәндерін таңдау R1, R2, RD, және RS. Процедурадағы қадамдарды орындаған кезде 40 суретін қараңыз. Бұл процедура құрылғы таңдалғанын және оның сипаттамалары белгілі екенін болжайды.
Сурет 40 JFET CS күшейткіші
Алдымен, FET сипаттамасының қисық сызығының қаныққан аймағында Q-тармағын таңдаңыз. Мысал үшін Сурет 40 (b) қисықтарын қараңыз. Бұл анықтайды VDSQ, VGSQ, және IDQ.
Енді шығыс цикліндегі екі резисторды шешеміз, RS және RD. Екі белгісіз болғандықтан, біз екі тәуелсіз теңдеуді талап етеміз. Біз жаза бастаймыз dc Ағызу көзі циклінің айналасындағы KVL теңдеуі,
(58)
Екі резистордың қосындысы үшін шешім шығару
(59)
(60)
Қарсылық, RD, бұл теңдеуде жалғыз белгісіз. Шешу RD екі шешімі бар, бір теріс және біреуі оң болған шаршы теңдеуге әкеледі. Оң шешім болса, нәтиже береді RD > K1, осылайша теріс деген сөз RS, жаңа Q-тармағы таңдалуы керек (яғни, дизайнды қайта іске қосыңыз). Егер оң шешім шықса RD < K1, біз жалғастыра аламыз.
Енді бұл RD белгілі, біз шешеміз RS Equation (59) әдісін қолданып, drain-to-source ілмектер теңдеуі.
(61)
бірге RD және RS белгілі, біз тек табуымыз керек R1 және R2.
Біз KVL теңдеуін қақпақ көзі циклі үшін қайта жазу арқылы бастаймыз.
(62)
Кернеу, VGS, оның қарама-қарсылық полярлығы VDD. Бұл термин IDQRS артық болуы керек VGSQ шамасында. Олай болмаған жағдайда, VGG қарама-қарсы полюстер болады VDD, бұл теңдеуге сәйкес мүмкін емес (62).
Қазір біз шешеміз R1 және R2 деп болжайды VGG табылды бірдей полюстер as VDD. Бұл резисторлық мәндер мәнді табу арқылы таңдалады RG ағымдағы шығыс теңдеуінен немесе кіріс кедергісінен. Біз шешеміз R1 және R2.
(63)
Енді теңдеу (62) нәтижесін береді VGG бар қарама-қарсы полярлық of VDD. Мәселе шешілмейді R1 және R2. Жалғастырудың практикалық жолы - бұл мүмкіндік беру VGG = 0 V. Осылайша, 
. Өйткені VGG теңдеулермен (62), бұрын есептелген мәнімен анықталады RS енді өзгертілуі керек.
Сурет 41 - CS күшейткіші
41 суретте, онда конденсатор бір бөлігін айналып өту үшін пайдаланылады RS, біз жаңа мәнді дамытамыз RS келесідей:
(64)
Мәні RSdc is RS1 + RS2 және мәні RSac is RS1.
Енді бізде жаңа RSdc, біз дизайндағы бірнеше бұрынғы қадамдарды қайталауымыз керек. Біз тағы бір рет анықтаймыз RD KVL-ді кәрізден шығу көзіне айналдыру үшін қолдану.
(65)
Дизайн мәселесі енді екі есептеудің біріне айналады RS1 және RS2 бір көзден резисторды табудың орнына.
Жаңа мәнмен RD of K1 - Р.Sdc, теңдеуді (60) кернеудің жоғарылауының өрнегіне барамыз RSac ол үшін пайдаланылады ac теңдеу емес RS. Жобалау рәсіміне келесі қосымша қадамдар қосылуы керек:
Біз табамыз RSac (бұл оңай RS1) кернеуді арттыру теңдеуінен
(66)
RSac бұл теңдеуде жалғыз белгісіз. Біз бұл мәселені шешеміз
(67)
Енді бұл болсын RSac оң, бірақ аз RSdc. Содан бері бұл өте жағымды жағдай
(68)
Сонда біздің дизайн аяқталды
(69)
Мысалы болсын RSac оң болып табылды, бірақ үлкенірек қарағанда RSdc. Күшейткішті кернеудің жоғарылауы және Q-нүктесі таңдалғандай жасалмайды. Жаңа Q-тармағын таңдау керек. Егер кернеудің жоғарылауы тым жоғары болса, конструкцияны кез келген Q-нүктесімен қолдануға болмайды. Басқа транзистор қажет болуы мүмкін немесе екі кезеңді пайдалану қажет болуы мүмкін.
10.2 CD күшейткіші
Біз JFET CD күшейткіші үшін дизайн рәсімін ұсынамыз. Төмендегі шамалар көрсетілген: ағымдық кіріс, жүктеме қарсылығы және VDD. Ағымдағы пайда орнына кіріс кедергісі көрсетілуі мүмкін. Келесі процедураны оқып-үйрену кезінде 39-суреттің схемасына жүгініңіз. Тағы бір рет, теорияны қадамдар жиынтығына дейін қысқарту процесі бұл талқылаудың маңызды бөлігі болып табылатындығын еске саламыз - нақты қадамдар емес.
Алдымен 20-суреттің көмегімен FET сипаттамалары қисықтарының ортасында Q-нүктесін таңдаңыз («3-тарау: Өріс өрісті транзисторы (JFET)»). Бұл қадам анықтайды VDSQ, VGSQ, IDQ және gm.
Жазу арқылы көзге қосылған резистор үшін шешуге болады dc КВЛ-ның дренаждан-көзге айналу циклінің айналасындағы теңдеуі.
(70)
онда біз табамыз dc құндылығы RS,
(71)
Біз келесі таба ac қарсылық мәні, RSac, теңдеудің теңдеуі (55).
(72)
қайда RG = Rin. Егер кіріс кедергісі көрсетілмесе, рұқсат беріңіз RSac = RSdc және теңдеуден кіріс кедергісін (72) есептеңіз. Егер кіріс кедергісі жеткіліксіз болса, Q-нүктесінің орнын өзгерту қажет болуы мүмкін.
If Rin Есептеу қажет RSac теңдеуден (72). Мұндай жағдайларда, RSac ерекшеленеді RSdc, сондықтан біз бір бөлігін айналып өтеміз RS конденсатор бар.
Енді біздің назарымызды кіріспе схемасына аударамыз. Біз анықтаймыз VGG теңдеуді қолданып,
(73)
Фазалық инверсия FET күшейткіштегі және FER-дегі бастапқы формада шығарылады VGG әдетте, кернеудің кернеуі сияқты полярлықты білдіреді.
Енді бұл VGG белгілі, біз мәндерін анықтаймыз R1 және R2 Сызықтық тізбектің Thevenin эквивалентінен алынған
(74)
Әдетте, SF-де JFET қақпасы талап ететін теріс кернеулерді өтеу үшін керісінше полярлық кернеуді дамыту үшін жеткілікті ағызу ток бар. Сондықтан кернеуді бөлудің қалыпты жағдайын қолдануға болады.
Сурет 44 - РС бөлігінен өтетін CD күшейткіші
Енгізу қарсылығын анықтау мәселесіне қайта ораламыз. Деп санауға болады, бұл бөлігі RS 44 суреттегідей, ол түрлі мәндерге әкеледі RSac және RSdc. Біз шешу үшін теңдеуді (71) қолданамыз RSdc. Бұдан кейін рұқсат етеміз RG көрсетілген мәніне тең Rin, және шешу үшін теңдеуді (72) пайдаланыңыз RSac.
егер RSac жоғарыда есептелген, аз RSdc, дизайн айналып өту арқылы жүзеге асырылады RS2 конденсатор бар. Есіңізде болсын RSac = RS1 және RSdc = RS1 + RS2. Екінші жағынан, RSac үлкенірек RSdcQ-нүктесі басқа жерге жылжыту керек. Біз кішігірім таңдаймыз VDS осылайша кернеудің төмендеуіне әкеледі RS1 + RS2, бұл жасайды RSdc үлкенірек. Егер болса VDS жеткілікті түрде азайтуға болмайды RSdc үлкенірек RSac, содан кейін күшейткішті берілген ток күшімен жобалау мүмкін емес, Rin, FET түрі. Осы үш спецификацияның біреуін өзгерту керек немесе қажетті күшейту үшін екінші күшейткіш сатысы қолданылуы керек.
10.3 SF Bootstrap күшейткіші
Енді біз CD ретінде танымал күшейткіштің ауытқуын қарастырамыз SF (немесе CD) bootstrap FET күшейткіші. Бұл схема SF деп аталатын ерекше оқиға жүктелу тізбегі 45 суретте бейнеленген.
Мұнда қиғаштық көздің резисторының тек бір бөлігінде ғана дамиды. Бұл конденсатордың көзден резистордың айналасында айналу қажеттілігін азайтады және осылайша қалыпты түрде қол жеткізуге қарағанда әлдеқайда үлкен кедергіге ие болады. Бұл дизайн FET жоғары импеданс сипаттамаларын пайдаланып, қақпаның резисторының жоғары мәнін пайдаланбай, RG.
Схема 46 эквиваленттік схемасы тізбектің жұмысын бағалау үшін пайдаланылады
Сурет 45 - Bootstrap көзі ізбасары
Мысалы, бұл iin ток ағымына жақындауға жеткілікті аз RS2 as i1. Содан кейін шығыс кернеуі анықталды
(75)
қайда
(76)
Егер болжам туралы болса iin жарамсыз, өрнекпен ауыстырылады
(77)
Кіріс шығысындағы KVL теңдеуі vin келесідей:
(78)
Ағымдағы, i1, ағымдық-бөлгіш қатынастардан табылған,
(79)
Теңдеулерді біріктіру (79) және (78)
(80)
Екінші теңдеу үшін vin цикл арқылы айналады RG және RS2 келесідей.
(81)
Біз жоямыз vin Теңдеуге (80) теңдеулерді теңдестіру арқылы (81) және шешу үшін iin алу үшін
(82)
Кіріспе кедергісі, Rin = vin/iin, Equation (81) теңдеуі арқылы теңдеуді (82) нәтижеге бөлу арқылы табылған,
(83)
RG бұл теңдеуде жалғыз белгісіз, сондықтан біз оны алу үшін,
(84)
Ағымдағы пайда
(85)
Бұрын алынған теңдеулерді бақылаумен бірге қолдануға болады RS - RS2 = RS1 ағымдағы пайда табу үшін.
(86)
Кернеудің өсуі
(87)
Теңдеудегі (84) теңдестірушісі сандық мәннен үлкенірек екенін ескеріңіз RG <(Rin-RS2). Бұл үлкен кедергі кедергісіне сәйкес келмейтінін дәлелдейді RG.
