전자 설계
개념에서 현실로전자 설계
이 훌륭한 책은 공학 학생과 21st 세기의 실무 전문가에게 효율적인 전자 회로와 시스템을 분석하고 설계하는 데 필요한 도구를 제공합니다. 여기에는 DesignSoft가 출판 한 전자 책에서 마우스를 클릭하여 TINA에서 사용할 수있는 많은 회로 예제가 포함되어 있습니다.
목차
1 장 : 기본 개념
2 장 : 이상적인 작동 증폭기
3 장 : 반도체 다이오드 회로 분석
4 장 : 쌍극 접합 트랜지스터 회로
5 장 : 바이폴라 접합 트랜지스터 증폭기
6 장 : 전계 효과 트랜지스터 증폭기
Chapter 7 : 트랜지스터 앰프의 바이어스 안정성
8 장 : 전력 증폭기 및 전력 공급 장치
9 장 : 실용적인 작동 증폭기
10 장 : 트랜지스터 증폭기의 주파수 동작
11 장 : 피드백 및 안정성
12 장 : 활성 필터
13 장 : QUASI-LINEAR 회로
14 장 : 펄스 파형 및 타이밍 회로
15 장 : DIGITAL LOGIC FAMILIES
16 장 : 디지털 통합 회로
1 장 – 기본 개념 |
1.0 소개 1.1 기록, 1 1.2 솔리드 스테이트 회로 모델, 3 1.3 선형 및 비선형 회로 요소, 4 1.4 아날로그 대 디지털 신호, 6 1.5 의존 소스, 7 1.6 주파수 효과, 8 1.7 분석 및 디자인, 10 |
디자인과 분석의 1.7.1 비교, 10 1.7.2 디자인 요구 사항의 근원, 10 1.7.3 "개방형"및 "거래 금지"는 무엇을 의미합니까?, 11 |
1.8 컴퓨터 시뮬레이션, 13 1.9 디자인 프로세스의 구성 요소, 14 |
디자인의 1.9.1 원리, 15 1.9.2 문제 정의, 16 1.9.3 문제를 세분화하기, 17 1.9.4 문서, 17 1.9.5 회로도, 18 1.9.6 부품 목록, 18 1.9.7 실행 목록 및 기타 문서, 19 1.9.8 문서 사용, 20 1.9.9 디자인 체크리스트, 20 회로 프로토 타이핑 1.9.10, 21 |
요약, 23 |
제 16 장 - 이상적인 작동 증폭기 |
2.0 소개, 24 2.1 이상적인 Op 앰프, 25 |
2.1.1 의존 소스, 25 2.1.2 연산 증폭기 등가 회로, 27 2.1.3 분석 방법, 30 |
2.2 반전 증폭기, 30 2.3 비 반전 증폭기, 33 연산 증폭기 회로의 2.4 입력 저항, 41 2.5 역전 및 비 반전 입력, 44 Op 앰프 회로의 2.6 설계, 46 2.7 기타 Op-Amp 애플리케이션, 52 |
2.7.1 네거티브 임피던스 회로, 52 2.7.2 종속 전류 생성기, 53 2.7.3 전류 - 전압 변환기, 54 2.7.4 전압 - 전류 변환기, 55 임피던스 2.7.5 인 버팅 앰프 2.7.6 아날로그 컴퓨터 응용 프로그램, 57 2.7.7 비 반전 밀러 통합 업체, 59 |
요약, 60 문제, 60 |
3 장 – 반도체 다이오드 회로 분석 |
3.0 소개, 70 3.1 반도체 이론, 71 |
3.1.1 재료의 전도, 73 반도체 재료의 3.1.2 전도, 75 3.1.3 결정 구조, 76 3.1.4 세대와 전자와 구멍의 재조합, 78 3.1.5 도핑 된 반도체, 79 3.1.6 n형 반도체, 80 3.1.7 p형 반도체, 80 3.1.8 캐리어 농도, 80 3.1.9 초과 운송업자, 82 3.1.10 과잉 캐리어의 재조합 및 생성, 82 전기의 3.1.11 수송, 83 캐리어의 3.1.12 확산, 83 3.1.13 전기장에서 드리프트, 84 |
3.2 반도체 다이오드, 87 |
3.2.1 다이오드 구조, 89 다이오드 전류와 다이오드 전압 간의 3.2.2 관계, 90 3.2.3 다이오드 조작, 92 3.2.4 온도 효과, 93 3.2.5 다이오드 등가 회로 모델, 95 3.2.6 다이오드 회로 분석, 96 그래픽 분석, 96 Piecewise-Linear Approximation, 99 3.2.7 전력 처리 기능, 103 3.2.8 다이오드 캐패시턴스, 104 |
3.3 정류, 104 |
3.3.1 반 파장 정류, 105 3.3.2 전파 정류, 106 3.3.3 필터링, 107 3.3.4 전압 배가 회로, 110 |
3.4 제너 다이오드, 112 |
3.4.1 제너 레귤레이터, 113 3.4.2 실용적인 제너 다이오드 및 퍼센트 조절, 117 |
3.5 클리퍼 및 클램퍼, 119 |
3.5.1 클리퍼, 119 3.5.2 클램퍼, 124 |
다이오드가 내장 된 3.6 Op-Amp 회로, 127 3.7 대체 유형의 다이오드, 129 |
3.7.1 쇼트 키 다이오드, 129 3.7.2 발광 다이오드 (LED), 130 3.7.3 포토 다이오드, 131 |
3.8 제조사의 사양, 132 요약, 133 문제, 134 |
제 넥 엑스 - 바이폴라 접합 트랜지스터 회로 |
4.0 소개, 149 바이폴라 트랜지스터 4.1 구조, 149 4.2 대형 신호 BJT 모델, 153 소 신호의 4.3 유도 ac 모델, 154 4.4 2 포트 소형 신호 ac 모델, 156 4.5 특성 곡선, 158 BNT에 대한 4.6 제조업체의 데이터 시트, 160 컴퓨터 시뮬레이션을위한 4.7 BJT 모델, 161 4.8 단일 스테이지 앰프 구성, 164 단일 스테이지 앰프 4.9 바이어 싱, 166 4.10 전력 고려 사항, 169 |
4.10.1 힘 방정식의 유도, 170 |
전압 증폭기 바이어스 회로 4.11 분석 및 설계, 172 |
4.11.1 분석 절차, 172 4.11.2 디자인 절차, 177 4.11.3 앰프 전원 소스, 183 4.11.4 컴포넌트 선택, 184 |
전류 증폭기 바이어스 회로 4.12 분석 및 설계, 184 바이폴라 접합 트랜지스터 4.13 비선형 성 188 BNT 회로의 4.14 On-Off 특성, 190 4.15 집적 회로 제작, 192 |
4.15.1 트랜지스터 및 다이오드, 192 4.15.2 저항, 193 4.15.3 커패시터, 193 4.15.4 횡형 트랜지스터, 194 |
요약, 194 문제, 195 |
제 넥 엑스 - 바이폴라 접합 트랜지스터 앰프 |
5.0 소개, 207 5.1 공통 이미 터 증폭기, 208 |
5.1.1 임피던스 수식, 208 5.1.2 입력 저항, Rin, 209 5.1.3 전류 이득, Ai, 210 5.1.4 전압 이득, Av, 210 5.1.5 출력 저항, Ro, 211 |
5.2. 이미 터 레지스터 (이미 터 - 레지스터 증폭기)가 내장 된 공통 이미 터, 213 |
5.2.1 입력 저항, Rin, 213 5.2.2 전류 이득, Ai, 215 5.2.3 전압 이득, Av, 215 5.2.4 출력 저항, Ro, 215 |
5.3 일반 컬렉터 (이미 터 - 팔로워) 앰프, 224 |
5.3.1 입력 저항, Rin, 224 5.3.2 전류 이득, Ai, 225 5.3.3 전압 이득, Av, 225 5.3.4 출력 저항, Ro, 226 |
5.4 공통베이스 증폭기, 230 |
5.4.1 입력 저항, Rin, 231 5.4.2 전류 이득, Ai, 231 5.4.3 전압 이득, Av, 232 5.4.4 출력 저항, Ro, 232 |
5.5 트랜지스터 증폭기 애플리케이션, 236 5.6 위상 분배기, 237 5.7 앰프 커플 링, 238 |
5.7.1 커패시 티브 커플 링, 238 5.7.2 다이렉트 커플 링, 238 5.7.3 변압기 커플 링, 241 5.7.4 광학 커플 링, 243 |
5.8 다단 증폭기 분석, 245 5.9 Cascode 설정, 250 5.10 현재 소스 및 활성로드, 252 |
5.10.1 간단한 전류 소스, 252 5.10.2 Widlar 전류 소스, 253 5.10.3 윌슨 전류원, 256 5.10.4 현재 거울을 사용하는 다중 전류 소스, 258 |
요약, 259 문제, 262 |
제 15 장 6 - 전계 효과 트랜지스터 앰프 |
6.0 소개, 277 FET의 6.1 장점 및 단점, 278 6.2 금속 산화물 반도체 FET (MOSFET), 279 |
6.2.1 향상 모드 MOSFET 단자 특성, 281 6.2.2 공 핍형 MOSFET, 284 6.2.3 대형 신호 등가 회로, 287 MOSFET, 6.2.4의 287 소 신호 모델 |
6.3 접합 전계 효과 트랜지스터 (JFET), 290 |
6.3.1 JFET 게이트 - 소스 전압 변화, 293 6.3.2 JFET 전달 특성, 293 6.3.3 JFET 소 신호 ac 296 모델 |
6.4 FET 앰프 구성 및 바이어 싱, 299 |
6.4.1 이산 소자 MOSFET 바이어 싱, 299 |
6.5 MOSFET 직접 회로, 302 |
MOSFET 집적 회로의 6.5.1 바이어 싱, 303 6.5.2 바디 이펙트, 305 |
MOSFET과 JFET의 6.6 비교, 306 컴퓨터 시뮬레이션을위한 6.7 FET 모델, 308 6.8 FET 앰프 - Canonical Configurations, 312 6.9 FET 증폭기 분석, 314 |
6.9.1 CS (및 소스 저항) 앰프, 314 6.9.2 CG 앰프, 319 6.9.3 CD (SF) 증폭기, 323 |
6.10 FET 앰프 설계, 326 |
6.10.1 CS 앰프, 326 6.10.2 CD 앰프, 336 6.10.3 SF 부트 스트랩 증폭기, 340 |
6.11 다른 기기, 343 |
6.11.1 메탈 반도체 배리어 접합 트랜지스터, 343 6.11.2 VMOSFET, 344 6.10.3 다른 MOS 장치, 344 |
요약, 345 문제, 346 |
7 장 – 트랜지스터 증폭기의 바이어스 안정성 |
7.0 소개, 358 7.1 바이어 싱 유형, 358 |
7.1.1 전류 피드백 바이어 싱, 359 7.1.2 전압 및 전류 바이어 싱, 360 |
7.2 매개 변수 변경의 효과 – 바이어스 안정성, 362 |
7.2.1 CE 설정, 363 7.2.2 EF 구성, 369 |
7.3 다이오드 보상, 372 BNT 앰프 바이어스 안정성을위한 7.4 설계, 374 7.5 FET 온도 효과, 375 온도 변화를 줄이는 7.6, 377 요약, 379 문제, 380 |
8 장 – 전력 증폭기 및 전력 공급 장치
8.0 소개, 384 8.1 클래스의 앰프, 384 |
8.1.1 클래스 -A 연산, 385 8.1.2 클래스 -B 연산, 385 8.1.3 클래스 -AB 연산, 387 8.1.4 클래스 -C 연산, 388 |
8.2 전력 증폭기 회로 - Class-A 동작, 389 |
8.2.1 유도 결합 형 증폭기, 389 8.2.2 변압기 결합 전력 증폭기, 391 |
8.3 전력 증폭기 회로 - 클래스 B 동작, 395 |
8.3.1 상보 대칭 Class-B 및 -AB 전력 증폭기, 395 8.3.2 다이오드 보상 상보 대칭 클래스 B 전력 증폭기 (CSDC), 398 클래스 B 푸시 풀 증폭기, 8.3.3에 대한 401 전력 계산 |
8.4 달링턴 서킷, 408 전원 트랜지스터 8.5을 사용하는 413 전원 공급 장치 |
개별 구성 요소를 사용하는 8.5.1 전원 공급 장치, 413 IC 레귤레이터 (3 단자 레귤레이터), 8.5.2을 사용하는 417 전원 공급 장치 3 단자 조절 식 레귤레이터 인 8.5.3을 사용하는 421 전원 공급 장치 8.5.4 고전류 레귤레이터, 422 |
8.6 스위칭 레귤레이터, 423 |
스위칭 레귤레이터의 8.6.1 효율, 425 |
요약, 425 문제, 426 |
제 12 장 - 실용적인 작동 증폭기 |
9.0 소개, 437 9.1 차동 증폭기, 438 |
9.1.1 dc 전송 특성, 438 9.1.2 공통 모드 및 차동 모드 이득, 439 9.1.3 정전류 소스를 갖는 442 차동 증폭기, XNUMX 단일 종단 입출력 9.1.4 차동 증폭기, 445 |
9.2 레벨 쉬프터, 451 9.3 일반 Op 앰프, 454 |
9.3.1 포장, 455 9.3.2 전력 요구 사항, 456 9.3.3 741 Op-Amp, 456 바이어스 회로, 457 단락 회로 보호, 457 입력 스테이지, 458 중급 단계, 458 출력 단계, 458 |
9.4 제조사의 사양, 459 9.5 실용적 Op 앰프, 459 |
9.5.1 개방 루프 전압 이득 (G), 460 9.5.2 수정 된 Op-Amp 모델, 461 9.5.3 입력 오프셋 전압 (Vio), 461 9.5.4 입력 바이어스 전류 (Ibias), 463 9.5.5 공통 모드 제거, 467 9.5.6 전원 공급 장치 제거비, 467 9.5.7 출력 저항, 468 |
연산 증폭기 회로의 9.6 컴퓨터 시뮬레이션, 471 9.7 비 반전 증폭기, 473 |
9.7.1 입력 및 출력 저항, 473 9.7.2 전압 이득, 475 9.7.3 다중 입력 증폭기, 478 |
9.8 반전 증폭기, 479 |
9.8.1 입력 및 출력 저항, 479 9.8.2 전압 이득, 480 9.8.3 다중 입력 증폭기, 482 |
9.9 차동 합산, 485 밸런스드 입력 또는 출력 9.10 앰프가있는 489 앰프 여러 입력 간의 9.11 커플 링, 492 9.12 파워 오디오 Op 앰프, 493 |
9.12.1 브릿지 파워 Op-Amp, 494 9.12.2 인터콤, 495 |
요약, 496 문제, 496 |
제 15 장 - 트랜지스터 앰프의 주파수 동작 |
10.0 소개, 509 10.1 앰프의 저주파 응답, 513 |
10.1.1 에미 터 - 저항 앰프 513의 저주파수 응답 주어진 주파수 특성을위한 10.1.2 디자인, 518 공통 이미 터 앰프 10.1.3 저주파 응답, 522 공통 소스 증폭기 10.1.4의 525 저주파 응답 공통베이스 앰프 10.1.5의 저주파 응답 528 10.1.6 에미 터 추종 형 증폭기, 529의 저주파수 응답 소스 폴로 어 앰프 10.1.7의 저주파수 응답 530 |
10.2 고주파 트랜지스터 모델, 532 |
10.2.1 밀러 정리, 533 10.2.2 고주파 BJT 모델, 534 10.2.3 고주파 FET 모델, 537 |
앰프의 10.3 고주파 응답, 538 |
공통 이미 터 앰프 10.3.1 고주파 응답, 538 공통 소스 증폭기 10.3.2의 고주파 응답 542 공통베이스 앰프 10.3.3의 고주파 응답 10.3.4 에미 터 추종 형 증폭기 546의 고주파 응답 공통 드레인 (SF) 앰프 10.3.5의 고주파 응답, 548 10.3.6 Cascode 증폭기, 549 |
10.4 고주파 증폭기 설계, 550 Op 앰프 회로의 10.5 주파수 응답, 550 |
10.5.1 오픈 루프 Op-Amp Response554 10.5.2 위상 이동, 557 10.5.3 슬 루율, 557 다중 Op 앰프, 10.5.4을 사용하는 560 설계 증폭기 10.5.5 101 증폭기, 567 |
요약, 570 문제, 571 |
11 장 – 피드백 및 안정성 |
11.0 소개, 585 11.1 피드백 앰프 고려 사항, 586 의견의 11.2 유형, 587 11.3 피드백 앰프, 588 |
11.3.1 전류 피드백 – 개별 증폭기에 대한 전압 차감, 588 11.3.2 전압 피드백 – 개별 증폭기에 대한 전류 빼기, 592 |
11.4 다단 피드백 앰프, 594 연산 증폭기, 11.5의 595 피드백 피드백 앰프의 11.6 안정성, 599 |
11.6.1 시스템 안정성 및 주파수 응답, 601 11.6.2 보드 대도 및 시스템 안정성, 605 |
11.7 주파수 응답 – 피드백 증폭기, 610 |
11.7.1 단극 앰프, 610 11.7.2 2 극 증폭기, 611 |
리드 이퀄라이저, 11.8가있는 3 극 앰프의 617 설계 11.9 위상 지연 이퀄라이저, 623 용량 성 부하의 11.10 효과, 624 11.11 발진기, 625 |
11.11.1 Colpitts와 Hartley Oscillators, 625 11.11.2 Wien Bridge Oscillator, 626 11.11.3 위상 이동 발진기, 628 11.11.4 크리스탈 오실레이터, 629 11.11.5 터치 톤 발생기, 631 |
요약, 631 문제, 633 |
제 12 장 - 활성 필터 |
12.0 소개, 641 12.1 통합 자 및 차별 자, 641 12.2 액티브 네트워크 디자인, 645 12.3 능동 필터, 648 |
12.3.1 필터 속성 및 분류, 649 12.3.2 1 차 활성 필터, 655 |
12.4 단일 증폭기 - 일반형, 666 12.5 고전적인 아날로그 필터, 668 |
12.5.1 버터 워스 필터, 669 12.5.2 Chebyshev 필터, 672 |
12.6 변환, 674 |
12.6.1 저역 통과 - 고역 변환, 674 12.6.2 로우 패스 대 밴드 패스 변환, 675 |
버터 워스 (Butterworth)와 체비 셰프 (Chebyshev) 필터 12.7 디자인, 676 |
12.7.1 저역 통과 필터 설계, 677 12.7.2 필터 순서, 677 12.7.3 매개 변수 비율 요소, 680 12.7.4 하이 패스 필터, 688 12.7.5 대역 통과 및 대역 차단 필터 설계, 690 |
12.8 집적 회로 필터, 694 |
12.8.1 스위치드 커패시터 필터, 695 12.8.2 6 차 스위치드 커패시터 버터 워스 저역 통과 필터, 697 |
결론 12.9, 699 요약, 699 문제, 700 |
제 넥 엑스 - 쿼시 선형 회로 |
13.0 소개, 706 13.1 정류기, 706 13.2 피드백 리미터, 717 13.3 비교기, 731 13.4 슈미트 트리거, 735 |
13.4.1 슈미트 트리거 리미터, 738 13.4.2 집적 회로 슈미트 트리거, 744 |
아날로그와 디지털의 13.5 변환, 746 |
13.5.1 디지털 - 아날로그 변환기, 746 13.5.2 아날로그 - 디지털 변환기, 747 |
요약, 751 문제, 752 |
14 장 – 펄스 파형 및 타이밍 회로 |
14.0 소개, 760 14.1 하이 패스 RC 네트워크, 762 |
펄스 열 14.1.1에 고역 통과 네트워크의 766 정상 상태 응답 |
14.2 정상 상태 응답 저역 통과 RC 네트워크 - 펄스 열차, 771 14.3 다이오드, 777 |
14.3.1 펄스열에 대한 다이오드 회로의 정상 상태 응답, 777 |
14.4 트리거 회로, 781 |
14.4.1 펄스 트레인 응답, 782 |
14.5 555 타이머, 783 |
14.5.1 이완 발진기, 784 14.5.2 발진기 555, 787 14.5.3 단 안정 회로로서의 555, 794 |
요약, 796 문제, 797 |
15 - 디지털 논리 패밀리 |
15.0 소개, 805 15.1 디지털 로직의 기본 개념, 805 |
15.1.1 상태 정의 - 양수 및 음수 논리, 806 15.1.2 시간 독립적 또는 Unclocked 논리, 807 15.1.3 시간 의존 또는 클록 논리, 807 15.1.4 초등 논리 함수, 807 15.1.5 부울 대수, 811 |
15.2 IC 건설 및 포장, 812 디지털 디자인, 15.3에서의 814 실용적 고려 사항 BNT의 15.4 디지털 회로 특성, 817 15.5 양극 논리 계열, 818 15.6 트랜지스터 - 트랜지스터 로직 (TTL), 818 |
15.6.1 오픈 컬렉터 구성, 820 15.6.2 액티브 풀업, 823 15.6.3 H-TTL 및 LP-TTL 게이츠, 828 15.6.4 쇼트 키 TTL 게이트, 828 15.6.5 3 중 상태 게이트, 829 15.6.6 기기 목록, 831 |
15.7 이미 터 - 커플 드 로직 (ECL), 832 |
15.7.1 기기 목록, 834 |
FET의 15.8 디지털 회로 특성, 835 |
15.8.1 n- 채널 향상 MOSFET, 835 15.8.2 p-채널 강화 MOSFET, 835 |
15.9 FET 트랜지스터 제품군, 836 |
15.9.1 n- 채널 MOS, 836 15.9.2 p- 채널 MOS, 836 |
15.10 상보 형 MOS (CMOS), 837 |
15.10.1 CMOS 아날로그 스위치, 841 15.10.2 CMOS 장치 목록 및 사용 규칙, 843 |
논리 패밀리의 15.11 비교, 845 요약, 847 문제, 848 |
제 12 장 16 - 디지털 집적 회로 |
16.0 소개, 856 16.1 디코더 및 인코더, 857 |
16.1.1 데이터 선택기 / 멀티플렉서, 860 16.1.2 키보드 인코더 / 디코더, 862 16.1.3 패리티 생성기 / 검사기, 864 |
16.2 드라이버 및 관련 시스템, 864 |
16.2.1 액정 디스플레이 (LCD), 867 |
16.3 플립 플롭, 래치 및 시프트 레지스터, 868 |
16.3.1 플립 플롭, 870 16.3.2 래치와 추억, 875 16.3.3 시프트 레지스터, 877 |
16.4 카운터, 879 |
16.4.1 주파수 측정, 886 |
16.5 시계, 889 |
16.5.1 전압 제어 발진기, 889 |
16.6 추억, 892 |
16.6.1 시리얼 메모리, 892 16.6.2 RAM (Random Access Memory), 895 16.6.3 ROM과 PROM, 896 16.6.4 EPROM, 897 |
16.7 더 복잡한 회로, 899 |
16.7.1 산술 논리 단위 (ALU), 899 16.7.2 전체 추가 자, 900 16.7.3 룩 어 헤드 캐리 생성기, 900 16.7.4 크기 비교기, 902 |
16.8 프로그래밍 가능한 배열 논리 (PAL), 903 문제에 대한 16.9 소개, 903 |
16.9.1 난수 생성, 904 16.9.2 속도의 기계 각 측정, 904 16.9.3 홀 효과 스위치, 905 타이밍 윈도우, 16.9.4의 906 사용 |
결론 16.10, 907 문제, 908 |
부록
A. 마이크로 캡슐 및 SPICE, 929
B. 표준 구성 요소 값, 944
C. 제조업체의 데이터 시트, 946
D. 선택된 문제에 대한 응답, 985