HDL 디버거 : VHDL 및 Verilog 코드 디버깅
HDL 디버거 : VHDL 및 Verilog 코드 디버깅
HDL 프로그램을 디버깅하는 것은 이러한 언어의 동시 프로세스로 인해 특히 어렵습니다.
TINA의 가장 큰 특징은 HDL 디버거가 현재 통합되어 있다는 것입니다.
당신은 할 수 :
- 명령문 별 VHDL 및 Verilog 코드 실행 (단계)
- 단일 명령문으로 서브 프로그램 실행 (스텝 오버)
- 중단 점 추가 (중단 점 토글), 연속 실행 (시작) 및 중단 점에서 중지.
- Watches 탭 아래에 변수, 신호 및 기타 객체를 배치하고 디버깅 중 해당 값을 확인합니다.
- HDL 디버거 창 하단의 중단 점 및 로컬 탭 아래에있는 모든 중단 점 및 개체를 봅니다.