전계 효과 트랜지스터 증폭기
CURRENT – 전계 효과 트랜지스터 증폭기-소개
전계 효과 트랜지스터 증폭기
이 장에서는 BJT 트랜지스터에 대해 사용한 방법을 병렬 처리합니다. 이번에는 전계 효과 트랜지스터에 집중합니다. 이 자료를 공부 한 후,
- FET와 BJT의 차이점을 이해하십시오.
- FET의 다양한 형태의 차이점을 배우십시오.
- 선형 동작을 위해 FET를 바이어 싱하는 방법을 알고 있어야합니다.
- 소 신호 모델 및 사용 방법을 이해하십시오.
- FET 증폭 회로를 분석 할 수 있어야합니다.
- 사양에 맞는 FET 증폭기 회로를 설계 할 수 있어야합니다.
- 컴퓨터 시뮬레이션 프로그램이 FET를 모델링하는 방법을 이해하십시오.
- FET가 집적 회로의 일부로 어떻게 제조되는지 알아보십시오.
소개
현대 전계 효과 트랜지스터 (FET) 1952 년 W. Shockley가 제안한 것은 BJT와는 다릅니다. FET는 대다수 운반 대 장치. 그 동작은인가 된 전압을 이용하여 다수 캐리어 (전자 n형 재료와 구멍 p- 유형). 이 전압은 전계에 의해 소자의 전류를 제어합니다.
전계 효과 트랜지스터는 3 단자 소자이지만, 바이폴라 트랜지스터와 달리, 제 3 단자에 흐르는 전류를 제어하는 것은 두 단자를 가로 지르는 전압이다. FET의 세 단자는 배수, 과 문.
FET와 BJT를 비교할 때, 우리는 배수 (D)는 콜렉터 및 (S)는 에미 터와 유사합니다. 세 번째 연락처 인 문 (G)는 기본과 유사합니다. FET의 소스 및 드레인은 보통 트랜지스터 동작에 영향을 미치지 않고 상호 교환 될 수있다.
FET의 두 가지 클래스에 대해 자세히 설명합니다.이 FET는 접합 FET (JFET)와 금속 산화물 반도체 FET (MOSFET)입니다.
이 장은 MOSFET과 JFET의 특성에 대한 논의와 이러한 특성의 비교로 시작합니다. 그런 다음 이들 장치를 회로에 사용하는 방법과 다양한 앰프 구성을 바이어 싱하는 기술을 검토합니다.
분석 기법을 자세히 살펴보면서 컴퓨터 시뮬레이션 모델을 제시합니다. 그 다음에는 분석 기법과 설계 방법론을 다루는 세부 섹션이 이어집니다.
이 장에서는 다른 특수 장치에 대한 간략한 설명으로 결론을 맺습니다.
이 리소스를 지원하는 TINA 및 TINACloud 회로 시뮬레이터에는 정교한 MOSFET 및 JFET 컴퓨터 시뮬레이션 모델과 회로 시뮬레이션에 사용할 회로가 많이 포함되어 있습니다.