7. 기타 Op 앰프 애플리케이션
현재 – 7. 기타 연산 증폭기 애플리케이션
이전 - 6. 연산 증폭기 회로 설계
기타 연산 증폭기 애플리케이션
우리는 연산 증폭기가 증폭기로 사용되거나 선형 적으로 여러 입력을 결합하는 수단으로 사용될 수 있음을 확인했습니다. 우리는 이제이 다기능 선형 IC의 몇 가지 추가적인 중요한 애플리케이션을 조사합니다.
7.1 네거티브 임피던스 회로
그림 17 네거티브 임피던스 회로
그림 (17)에 표시된 회로는 음의 입력 저항 (일반적인 경우 임피던스)을 생성합니다.
이 회로는 원치 않는 양의 저항을 제거하는 데 사용할 수 있습니다. 많은 오실레이터 애플리케이션은 네거티브 저항 op 앰프 회로에 의존한다. 입력 저항, Rin는 입력 전압과 전류의 비율입니다.
(43)
전압 분배기 관계를 사용하여 v- 연산 증폭기에 흐르는 전류가 0이기 때문이다.
(44)
우리는 이제 v+ = v- 해결할 v아웃 측면에서 vin, 이는,
(45)
입력 임피던스가 v+ 터미널은 무한하다. R 동일하다 iin 다음과 같이 찾을 수 있습니다 :
(46)
입력 저항, Rin,에 의해 주어진다.
(47)
등식 (47)은 그림 (17)의 회로가 음의 저항을 발생시키는 것을 보여줍니다. 만약 R 임피던스로 대체되며, Z, 회로는 음의 임피던스를 발생시킨다.
신청
아래 링크를 클릭하여 TINACloud 회로 시뮬레이터로 다음 회로를 온라인으로 분석하십시오.
7.2 종속 전류 생성기
그림 18 - 종속 전류 생성기
우리가 RF = RA. 방정식 (47)은 연산 증폭기 회로의 입력 저항 (파선 상자로 묶음)이 다음과 같음을 나타냅니다. -R. 입력 회로는 그림 18 (b)와 같이 단순화 할 수 있습니다. 우리는 계산하고 싶다. i하중, 현재의 R하중. 저항이 음수이지만 파생물에서 양의 저항을 가정하지 않기 때문에 정상적인 Kirchhoff의 법칙이 여전히 적용됩니다. 입력 전류, iin그런 다음 저항을 단일 저항으로 결합하여 찾을 수 있습니다. Rin.
(48)
그 다음에 현재 분할기에 전류 분배기 비율을 적용합니다. R하중 및 -R ~ 획득
(49)
따라서 연산 증폭기 회로의 추가 효과는 부하의 전류를 입력 전압에 비례하게 만드는 것이다. 그것은 부하 저항의 값에 의존하지 않으며, R하중. 따라서 전류는 부하 저항의 변화와 무관합니다. 연산 증폭기 회로는 효과적으로 부하 저항을 취소합니다. 전류는 부하와는 독립적이지만 입력 전압에만 의존하기 때문에 이것을 전류 발생기 (또는 전압 - 전류 변환기).
이 회로의 많은 애플리케이션 중에 dc 조정 된 전압원. 우리가 vin = E (상수), 전류는 R하중 의 변동과는 독립적으로 일정하다. R하중.
신청
아래 링크를 클릭하여 TINACloud 회로 시뮬레이터로 다음 회로를 온라인으로 분석하십시오.
7.3 전류 - 전압 변환기
그림 19 – 전류-전압 변환기
그림 (19)의 회로는 입력 전류에 비례하는 출력 전압을 생성합니다 (이는 단위 이득 반전 증폭기). 이상적인 연산 증폭기의 특성을 사용하여이 회로를 분석합니다. 입력 단자의 전압을 계산하여
(50)
따라서, 출력 전압, v아웃 = -iinR는 입력 전류에 비례하며, iin.
신청
아래 링크를 클릭하여 TINACloud 회로 시뮬레이터로 다음 회로를 온라인으로 분석하십시오.
7.4 전압 - 전류 변환기
그림 20 - 전압 - 전류 변환기
그림 (20)의 회로는 전압 - 전류 변환기입니다. 이 회로는 다음과 같이 분석합니다.
(51)
방정식 (51)으로부터,
(52)
따라서 부하 전류는 부하 저항과 독립적이며, R하중,인가 전압에 비례하므로, vin. 이 회로는 전압 제어 전류 소스를 개발합니다. 그러나,이 회로의 실용적인 단점은 부하 저항의 어느 쪽도 접지 될 수 없다는 것이다.
그림 21 - 전압 - 전류 변환기
다음과 같이 노드 방정식을 작성하여이 회로를 분석합니다.
(53)
마지막 평등은 v+ = v-. 이 방정식에는 5 개의 미지수가 있습니다 (v+, vin, v아웃, v및 i하중). 우리는 v+ 과 v아웃 얻기 위하여,
(54)
부하 전류, i하중, 부하와 독립적이며, R하중, 전압 차의 함수 일 뿐이며, (vin - V).
신청
아래 링크를 클릭하여 TINACloud 회로 시뮬레이터로 다음 회로를 온라인으로 분석하십시오.
일반 임피던스가있는 7.5 반전 증폭기
그림 22 - 저항 대신 일반화 된 임피던스 사용
방정식 (17)의 관계는 비 저항 성분을 포함하도록 쉽게 확장됩니다. Rj 임피던스로 대체되며, Zj및 RF 다음으로 대체됩니다. ZF. 단일 입력의 경우 그림 22 (a)와 같이 출력이
(55)
우리는 주파수 영역에서 다루기 때문에 전압과 전류에 대문자를 사용하므로 복소 진폭.
방정식 (55)을 기반으로 한 유용한 회로는 밀러 통합 자(그림 22 (b) 참조). 이 애플리케이션에서 피드백 구성 요소는 커패시터이며, C, 입력 성분이 저항 인 경우, R그래서
(56)
수학 식 (56)에서, s 라플라스 변환 연산자입니다. 사인파 신호의 경우, 
. 이러한 임피던스를 방정식 (55)으로 대체하면
(57)
복소 주파수 영역에서, 1 / s 시간 영역에서의 통합에 해당합니다. 이것은 반전 적분기 표현식에 음수 부호가 포함되어 있기 때문입니다. 따라서 출력 전압은
(58)
어디에 v아웃(0)는 초기 조건입니다. 의 가치 v아웃 는 커패시터 양단의 전압으로 발생하며, C, 시간에 t = 0. 커패시터를 전압으로 충전하기 위해 스위치가 닫힌다. v아웃(0) 그리고 나서 t = 0 스위치가 열려 있습니다. 우리는 전자 스위치를 사용하는데, 16 장에서 더 자세히 논의합니다. 초기 조건이 0 인 경우, 스위치는 여전히 적분기를 시간에 제로 출력 전압으로 리셋하는 데 사용됩니다 t = 0.
그림 23 – 반전 미분기의 예
피드백 요소가 저항이고 입력 요소가 커패시터 인 경우 그림 (23)과 같이 입력 - 출력 관계가
(59)
시간 영역에서 이것은
(60)
신청
아래 링크를 클릭하여 TINACloud 회로 시뮬레이터로 다음 회로를 온라인으로 분석하십시오.
이 회로는 반전 미분기. 입력 커패시터, Za = 1 / sC,에 대한 경로를 제공하지 않습니다. dc. 상수의 파생 값이 0이므로 결과에 영향을주지 않습니다. 간단히하기 위해 사인파 입력 신호를 사용합시다. 방정식을 재정렬하고 (59)이 회로의 수치 값을 대체하면
(61)
입력 전압은이 회로에 의해 반전되고 (180 ° 시프트), 다시 스케일 및 이동됩니다 (90 °에 의해 j- 연산자)의 값으로 RC 어디에 
.
시뮬레이션 결과는 그림 (24)에 나와 있습니다.
그림 24 - 미분기 반전에 대한 시뮬레이션 결과
입력 파형은 0.5 볼트에서 피크를 보입니다. 출력 전압은 90 도의 순 시프트 (지연)를 가지며 출력 전압은 대략 0.314 볼트에서 피크를 나타냅니다. 이것은 식 (61)의 결과와 잘 일치한다.
또한 파형을 사용하여이 회로가 반전 차동 장치의 작업을 수행함을 보여줍니다. 출력 파형이 입력 신호의 기울기와 상수를 곱한 것을 확인합니다. 상수는 회로의 전압 이득입니다. 입력 전압 파형의 최대 변화율은 제로 크로싱에서 발생합니다. 이것은 출력 파형이 최대 (또는 최소)에 도달하는 시간과 일치합니다. 대표 점을 선택하고, 시간 0.5 ms에 말하며 그래픽 기법을 사용하여 입력 전압 파형의 기울기를 다음과 같이 계산합니다.
(62)
이 변화율의 스케일링 (즉,
)의 식 (60)에 따른 회로 전압 이득으로 피크 출력 전압이
(63)
7.6 아날로그 컴퓨터 어플리케이션
이 섹션에서는 미분 방정식을 푸는데 사용되는 아날로그 컴퓨터를 형성하기 위해 여름과 적분기와 같은 상호 연결된 연산 증폭기 회로를 사용합니다. 많은 물리적 시스템이 선형 미분 방정식으로 설명되므로 아날로그 컴퓨터를 사용하여 시스템을 분석 할 수 있습니다.
그림 25 – 아날로그 컴퓨터 애플리케이션
그림 25의 회로에서 전류 i (t)를 풀어 냄. 입력 전압은 운전 함수이며 초기 조건은 0입니다. 다음과 같이 회로의 미분 방정식을 작성합니다.
(64)
이제 di / dt를 풀면 다음과 같은 결과가 얻어집니다.
(65)
t> 0 인 경우
(66)
방정식 (65)으로부터 -di / dt는 첫 번째 적분 증폭기에 대한 입력에서 그림 26에서 발견되는 3 개의 항을 합함으로써 형성된다는 것을 알 수 있습니다.
그림 26 – 그림 25를위한 아날로그 컴퓨터 솔루션
세 용어는 다음과 같이 발견됩니다.
1. 운전 함수 -v (t) / L은 v (t)를 1 / L의 이득을 갖는 반전 합산 기 (Summer)를 통해 전달함으로써 형성됩니다.
2. Ri / L은 첫 번째 적분 증폭기 (Integrator 1)의 출력을 취하여 증폭기 입력에서 합산 증폭기의 출력 (Summer)에 더함으로써 형성됩니다.
3. 용어
(67)
두 번째 적분기 (적분기 2)의 출력입니다. 표시를 변경해야하기 때문에, 우리는 여름 (여름)을 반전시키는 단일 이득으로 합계합니다.
식 (66)에서 알 수 있듯이 첫 번째 적분기의 출력은 + i입니다. 미분 방정식의 상수는 아날로그 컴퓨터의 저항과 커패시터를 적절하게 선택하여 설정합니다. 초기 상태는 그림 22 (b)처럼 커패시터 양단의 스위치에 의해 달성된다.
7.7 비 반전 밀러 인티 그레이터
그림 27 - 비 반전 통합 자
비 반전 적분기를 개발하기 위해 이전 섹션의 종속 전류 생성기의 수정을 사용합니다. 회로는 그림 27와 같이 구성됩니다.
이는 그림 21의 회로와 유사하지만 부하 저항이 커패시턴스로 대체되었습니다. 이제 우리는 현재의 Iload를 발견합니다. 반전 전압 V-는 다음과 같이 Vo와 V- 사이의 전압 분할에서 찾아 낸다.
(68)
V + = V-이므로, 우리는 풀고 찾아 낸다.
IL = Vin / R이다. 유의 사항
(69)
여기서 s는 라플라스 변환 연산자입니다. Vout / Vin 함수는 다음과 같다.
(70)
따라서 시간 영역에서 우리는
(71)
따라서이 회로는 비 반전 적분기입니다.
신청
아래 링크를 클릭하여 TINACloud 회로 시뮬레이터로 다음 회로를 온라인으로 분석하십시오.
개요
연산 증폭기는 전자 시스템을위한 매우 유용한 빌딩 블록입니다. 실제 앰프는 매우 높은 이득과 거의 무한한 입력 임피던스를 가진 이상적인 앰프로서 거의 작동합니다. 이러한 이유로 우리는 회로 구성 요소를 다루는 것과 같은 방식으로이를 처리 할 수 있습니다. 즉, 우리는 내부 동작과 전자 특성을 연구하기 전에 앰프를 유용한 구성으로 통합 할 수 있습니다. 터미널 특성을 인식함으로써 앰프 및 기타 유용한 회로를 구성 할 수 있습니다.
이 장은 이상적인 연산 증폭기에 대한 분석과 종속 소스를 사용하는 등가 회로 모델의 개발과 함께 시작되었습니다. 이 장의 초기에 연구 한 종속 소스는 본문에서 연구하는 많은 전자 장치의 등가 회로를 구성합니다.
그런 다음, 연산 증폭기를 반전 증폭기, 비 반전 증폭기 및 다중 입력 증폭기로 만드는 데 필요한 외부 연결을 탐구했습니다. 우리는 방대한 연립 방정식을 풀 필요가없는 편리한 설계 기법을 개발했습니다.
마지막으로 우리는 연산 증폭기가 네거티브 임피던스 (포지티브 임피던스의 영향을 취소하는 데 사용될 수 있음), 통합 자 및 미분기와 같은 회로를 포함하여 다양한 더 복잡한 회로를 구축하는 데 어떻게 사용될 수 있는지를 보았습니다.