실용적인 Op-Amps- TINA 및 TINACloud 리소스

실용적인 Op 앰프

실용적인 Op 앰프는 이상 몇몇 중요한 점에서 다르다. 이러한 차이가 회로 성능에 악영향을 줄 수 있으므로 회로 설계자는 실제 op 앰프와 이상적인 op 앰프의 차이점을 이해하는 것이 중요합니다.

우리의 목표는 비 이상적인 장치의 가장 중요한 특성을 고려한 모델 인 실제 연산 증폭기의 세부 모델을 개발하는 것입니다. 실제 연산 증폭기를 설명하는 데 사용되는 매개 변수를 정의하는 것으로 시작합니다. 이러한 매개 변수는 연산 증폭기 제조업체에서 제공하는 데이터 시트의 목록에 지정되어 있습니다.

표 1에는 3 개의 특정 연산 증폭기에 대한 매개 변수 값이 나열되어 있으며 그 중 하나는 μA741입니다. 우리는 다음과 같은 이유로 많은 예제와 장의 끝 문제에서 μA741 연산 증폭기를 사용합니다 : (1) 많은 전자 IC 제조업체 (2)에서 제조되었으며 (3) 전자 산업 전반에 걸쳐 대량으로 발견되었습니다. 9.1)은 범용 내부 보상 연산 증폭기이며 다른 연산 증폭기 유형을 처리 할 때 해당 특성을 비교 목적으로 사용할 수 있습니다. 다음 절에서 다양한 매개 변수를 정의하므로 표 XNUMX를 참조하여 일반적인 값을 찾아야합니다.

표 1 – 연산 증폭기의 매개 변수 값

이상적인 op 앰프와 실제 op 앰프 사이의 가장 중요한 차이점은 전압 이득이다. 이상적인 연산 증폭기는 무한대에 접근하는 전압 이득을 갖는다. 실제 연산 증폭기는 주파수가 증가함에 따라 감소하는 유한 전압 이득을 갖습니다 (다음 장에서 자세히 설명합니다).

5.1 개방 루프 전압 이득 (G)

연산 증폭기의 개방 루프 전압 이득은 피드백없이 입력 전압의 변화에 대한 출력 전압의 변화의 비율이다. 전압 이득은 무 차원 양입니다. 기호 G는 개방 루프 전압 이득을 나타내는 데 사용됩니다. Op 앰프는 저주파수 입력에 대해 높은 전압 이득을 갖는다. 연산 증폭기 사양은 전압 이득을 볼트 당 밀리 볼트 또는 데시벨 (dB)로 표시합니다 [20log₁₀(v_아웃/v_in)].

5.2 수정 된 Op 앰프 모델

그림 14는 이상적인 연산 증폭기 모델의 수정 된 버전을 보여줍니다. 입력 저항을 추가하여 이상적인 모델을 변경했습니다 (R_i), 출력 저항 (R_o) 및 공통 모드 저항 (R_cm).

그림 14 - 수정 된 연산 증폭기 모델

이 파라미터의 일반적인 값은 (741 연산 증폭기의 경우)

우리는 이제 연산 증폭기 성능을 검사하기 위해 그림 15의 회로를 고려한다. 연산 증폭기의 반전 및 비 반전 입력은 직렬 저항을 갖는 소스에 의해 구동된다. 연산 증폭기의 출력은 저항을 통해 입력으로 피드백되고, R_F.

2 개의 입력을 구동하는 소스는 v_A 과 v₁, 관련된 직렬 저항은 R_A 과 R₁. 입력 회로가 더 복잡한 경우,이 저항은 그 회로의 테 브인 등가물로 간주 될 수 있습니다.

그림 15 - 연산 증폭기 회로

5.3 입력 오프셋 전압 (V_io)

이상적인 연산 증폭기에 대한 입력 전압이 0 일 때 출력 전압도 0이다. 실제 연산 증폭기에서는 그렇지 않습니다. 그만큼 입력 오프셋 전압, V_io는 출력 전압을 0으로 만들기 위해 필요한 차동 입력 전압으로 정의됩니다. V_io 이상적인 연산 증폭기의 경우 0이다. 대표 값 V_io 741 연산 증폭기는 2 mV이다. 0이 아닌 값 V_io 연산 증폭기가 입력 오프셋을 증폭시켜 더 큰 출력을 발생시키기 때문에 바람직하지 않습니다 dc 오류.

다음 기술을 사용하여 입력 오프셋 전압을 측정 할 수 있습니다. 출력을 0으로 강제하기 위해 입력 전압을 변경하는 대신, 그림 16에서와 같이 입력을 0으로 설정하고 출력 전압을 측정합니다.

그림 16 - Vio 측정 기술

제로 입력 전압으로 인한 출력 전압은 출력 DC 오프셋 전압. 입력 오프셋 전압은이 양을 연산 증폭기의 개방 루프 이득으로 나눈 값이다.

입력 오프셋 전압의 영향은 그림 17와 같이 연산 증폭기 모델에 통합 될 수있다.

입력 오프셋 전압을 포함 할뿐만 아니라 이상적인 연산 증폭기 모델은 네 개의 저항을 추가로 추가로 수정했다. R_o 이다 출력 저항. 그만큼 입력 저항 연산 증폭기의 R_i는 반전 단자와 비 반전 단자 사이에서 측정됩니다. 이 모델은 또한 두 개의 입력을 접지에 각각 연결하는 저항을 포함하고있다.

이들은 있습니다 공통 모드 저항, 각각은 2와 같습니다.R_cm. 그림 16처럼 입력이 함께 연결되면이 두 개의 저항은 병렬로 연결되고 Thevenin 저항은 접지에 결합됩니다. R_cm. 연산 증폭기가 이상적이라면, R_i 과 R_cm 접근 무한대 (즉, 개방 회로) 및 R_o (즉, 단락).

그림 17 - 입력 오프셋 전압

그림 18 (a)에 표시된 외부 구성을 사용하여 오프셋 전압의 영향을 무효화 할 수 있습니다. 반전 입력 단자에는 가변 전압이인가된다. 이 전압을 적절히 선택하면 입력 오프셋이 취소됩니다. 마찬가지로 그림 18 (b)는 비 반전 입력에 적용된이 밸런싱 회로를 보여줍니다.

그림 18 - 오프셋 전압 밸런싱

신청

아래 링크를 클릭하여 TINACloud Circuit Simulator로 온라인 시뮬레이션을 통해 18 (a) 회로의 입력 오프셋 전압 밸런싱을 테스트 할 수 있습니다.

TINACloud를 사용한 입력 오프셋 전압 밸런싱 회로 시뮬레이션 (a)

TINACloud를 사용한 입력 오프셋 전압 밸런싱 회로 시뮬레이션 (a)

신청

아래의 링크를 클릭하여 TINACloud Circuit Simulator로 온라인 시뮬레이션을 통해 18 (b) 회로의 입력 오프셋 밸런싱을 테스트 할 수 있습니다.

TINACloud를 이용한 입력 오프셋 전압 밸런싱 회로 시뮬레이션 (b)

TINACloud를 이용한 입력 오프셋 균형 회로 시뮬레이션 (b)

5.4 입력 바이어스 전류 (I_편견)

이상적인 연산 증폭기 입력은 전류를 소모하지 않지만 실제 연산 증폭기는 일부 바이어스 전류가 각 입력 단자에 입력되도록 허용한다. I_편견 이다 dc 전류가 입력 트랜지스터로 흐르고, 일반적인 값은 2 μA입니다. 소스 임피던스가 낮 으면, I_편견 입력 전압의 변화가 상대적으로 작기 때문에 거의 영향을 미치지 않습니다. 그러나 고 임피던스 구동 회로의 경우 작은 전류로 인해 큰 전압이 발생할 수 있습니다.

바이어스 전류는 그림 19와 같이 두 개의 전류 싱크로 모델링 할 수 있습니다.

그림 19 - 오프셋 전압 밸런싱

이러한 싱크의 값은 소스 임피던스와 무관합니다. 그만큼 바이어스 전류 두 개의 전류 싱크의 평균값으로 정의됩니다. 그러므로

(40)

두 가지 싱크 값의 차이는 입력 오프셋 전류, I_io,에 의해 주어진다.

(41)

입력 바이어스 전류 및 입력 오프셋 전류는 온도에 따라 달라집니다. 그만큼 입력 바이어스 전류 온도 계수 온도 변화에 대한 바이어스 전류의 변화 비율로 정의됩니다. 일반적인 값은 10 nA /^oC. 입력 오프셋 전류 온도 계수 는 온도 변화에 대한 오프셋 전류의 크기 변화의 비율로 정의됩니다. 일반적인 값은 -2nA /^oC.

그림 20 - 입력 바이어스 전류 모델

입력 바이어스 전류는 그림 20의 연산 증폭기 모델에 통합되어 입력 오프셋 전류는 무시할 수 있다고 가정한다.

즉,

그림 21 (a) - 회로

이 모델을 분석하여 입력 바이어스 전류로 인한 출력 전압을 찾습니다.

그림 21 (a)는 반전 및 비 반전 입력이 저항을 통해 접지에 연결된 op 앰프 회로를 보여준다.

이 회로는 그림 21 (b)에서 이에 상응하는 것으로 대체된다. 여기서 우리는 무시했다. V_io. 우리는 그림 21 (c)의 회로를 무시함으로써 R_o 과 R_하중. 즉, 우리는 R_F >> R_o 과 R_하중 >> R_o. 출력 로딩 요구 사항은 일반적으로 이러한 부등식이 충족되도록합니다.

회로는 종속 전압원과 저항의 직렬 조합이 종속 전류 소스와 저항의 병렬 조합으로 대체 된 그림 21 (d)에서 더 단순화되었습니다.

마지막으로 그림 21 (e)의 단순화 된 기능을 얻기 위해 저항을 결합하고 두 전류 소스를 다시 전압 소스로 변경합니다.

그림 21 (b) 및 (c) - 입력 바이어스 효과

루프 방정식을 사용하여 출력 전압을 찾습니다.

(43)

어디에

(44)

공통 모드 저항, R_cm대부분의 op-amp에서 수백 메가 옴 범위입니다. 따라서

(45)

더 나아가 G_o (43)가 방정식이된다.

(46)

그림 21 (d) 및 (e) - 입력 바이어스 효과

값이 R₁ 가 동일하게 선택되면, 출력 전압은 0이다. 우리는이 분석에서 dc ~로부터의 저항 V₊ 지상과 dc ~로부터의 저항 V_- 땅에. 우리는 이것을 사용한다. 바이어스 밸런스 우리의 디자인에서 여러 번 제약을받습니다. 반전 단자와 비 반전 단자는 모두 dc 경로를 접지로 연결하여 입력 바이어스 전류의 영향을 줄입니다.

그림 22 – 예 1의 구성

예제 1

그림 22의 구성에 대한 출력 전압을 찾으십시오. I_B = 80nA = 8 10^-8 A.
해결 방법 : 우리는 방정식 (46)의 단순화 된 형태를 사용하여 그림 22 (a)의 회로에 대한 출력 전압을 찾는다.

그림 22 (b)의 회로의 경우,

신청

또한 아래의 링크를 클릭하여 인터프리터 도구를 사용하여 TINACloud 회로 시뮬레이터로 이러한 계산을 수행 할 수 있습니다.

TINACloud를 이용한 입력 바이어스 전류 모델링 회로 시뮬레이션

TINACloud를 이용한 입력 바이어스 전류 모델링 회로 시뮬레이션

5.5 공통 모드 제거

연산 증폭기는 일반적으로 두 입력 전압의 차이를 증폭하는 데 사용됩니다. 그러므로 그것은 차동 모드. 이 두 입력 각각에 추가 된 정전압은 차이에 영향을주지 않으므로 출력으로 전달되지 않아야합니다. 실제 경우이 상수 또는 입력의 평균 값 하지 출력 전압에 영향을줍니다. 우리가 두 입력의 동등한 부분만을 고려한다면, 우리는 무엇이 공통 모드.

그림 23 - 공통 모드

실제 연산 증폭기의 두 입력 단자가 함께 연결되었다가 공통 소스 전압에 연결되었다고 가정 해 보겠습니다. 이것은 그림 23에 나와 있습니다. 이상적인 경우 출력 전압은 0이됩니다. 실제적인 경우,이 출력은 0이 아닙니다. 입력 전압에 대한 0이 아닌 출력 전압의 비율은 공통 모드 전압 이득, G_cm. 그만큼 공통 모드 제거비 (CMRR)은 dc 개방 루프 게인, G_o를 공통 모드 이득으로 설정합니다. 그러므로,

(47)

CMRR의 일반적인 값은 80에서 100 dB까지입니다. 가능한 한 높은 CMRR을 갖는 것이 바람직하다.

5.6 전원 공급 장치 제거비

전원 공급 거부 비율은 op-amp의 전원 공급 장치 전압 변화를 무시할 수있는 척도입니다. 시스템의 출력 단계에서 가변적 인 전류를 소비하는 경우 공급 전압이 달라질 수 있습니다. 이러한 부하에 의한 공급 전압의 변화로 인해 동일한 전원을 공유하는 다른 앰프의 동작이 변경 될 수 있습니다. 이것은 누화, 그리고 그것은 불안정을 가져올 수 있습니다.

　 전원 공급 장치 제거비 (PSRR)의 변화 비율은 v_아웃 전원 공급 장치 전압의 총 변화에. 예를 들어 양극 및 음극 공급이 ± 5V에서 ± 5.5V까지 다양하면 총 변화는 11 – 10 = 1V입니다. PSRR은 일반적으로 볼트 당 마이크로 볼트 또는 데시벨로 지정됩니다. 일반적인 연산 증폭기의 PSRR은 약 30μV / V입니다.

공급 전압의 변화를 줄이려면 각 연산 증폭기 그룹의 전원 공급 장치가 분리 된 (즉, 고립 된) 다른 집단의 집단과 분리된다. 이는 상호 작용을 단일 연산 증폭기 그룹에 한정시킨다. 실제로 각 인쇄 회로 카드는 0.1-μF 세라믹 또는 1-μF 탄탈륨 커패시터를 통해 접지로 바이 패스 된 공급 라인을 가져야합니다. 이렇게하면 부하 변동이 다른 카드로의 공급을 통해 크게 공급되지 않습니다.

5.7 출력 저항

출력 저항을 결정하는 첫 단계로, R_아웃그림 24에서 점선으로 표시된 상자에 표시된 연산 증폭기 회로 부분에 대해 Thevenin을 동일하게 찾습니다. 이 분석에서는 오프셋 전류 및 전압을 무시합니다.

(24)

회로에 독립적 인 소스가 없기 때문에 Thevenin 등가 전압은 XNUMX이므로 회로는 단일 저항과 동일합니다. 저항의 값은 저항 조합을 사용하여 찾을 수 없습니다. 등가 저항을 찾으려면 전압 소스 v가 출력 리드에 적용된다고 가정합니다. 그런 다음 결과 전류를 계산하고 i, 비율을 취한다. v/i. 이것은 Thevenin 저항을 낳는다.