SystemVerilog 시뮬레이션

Verilog A 및 AMS 시뮬레이션

Jump to TINA Main Page & General Information

Verilog 시뮬레이션
Verilog-A 및 AMS 시뮬레이션
VHDL 시뮬레이션
VHDL-AMS 시뮬레이션
SystemC 시뮬레이션

SystemVerilog는 TINA에도 포함된 Verilog 하드웨어 설명 언어의 확장입니다.
TINA에서 SystemVerilog는 매우 빠르고 최적화된 코드를 제공하는 MS Visual Studio로 컴파일할 수 있는 SystemC로 자동 변환됩니다. TINA의 Examples\HDL\SystemVerilog 폴더에서 여러 회로 예제를 찾을 수 있습니다.