Jump to TINA Main Page & General Information 

• Verilog 시뮬레이션
• SystemVerilog 시뮬레이션
• VHDL 시뮬레이션
• VHDL-AMS 시뮬레이션
• SystemC 시뮬레이션

오늘날 전자 회로와 장치 모델을 설명하는 데 가장 널리 사용되는 언어는 Spice 넷리스트 형식 (1973). 그러나, 그 Spice 넷리스트는 종종 읽고 이해하기가 어렵고 모델과 시뮬레이션을 생성하는 동안 엔지니어가 필요로하는 많은 프로그래밍 언어 기능이 부족합니다.

비교적 새로운 Verilog-A 언어 (1995)는 프로그래밍 언어 스타일 C와 유사한 구문을 쉽게 읽을 수있는 대체 방법을 제공합니다. 따라서 Verilog-A는 SPICE 회로 토폴로지를 설명하기위한 넷리스트.

아날로그 및 디지털 구성 요소를 모두 포함하는 전자 회로를 설명하는보다 정교한 방법은 Verilog-AMS 언어입니다. 앞에서 살펴본 것처럼 Verilog-AMS는 순수 아날로그 Verilog A로 확장 된 순수 디지털 Verilog의 파생물이며 아날로그 및 디지털 부품 연결을위한 인터페이스입니다.

TINA의 장치 라이브러리는 대부분 Spice 넷리스트 형식. 그러나 이미 모델을 생성 및 가져오고 TINA 매크로를 Verilog-A 및 Verilog-AMS 형식으로 배치할 수 있습니다. 다음에서 여러 언어 예제, 장치 모델 및 회로를 찾을 수 있습니다. 예\HDL\Verilog-A 과 예\HDL\Verilog-AMS TINA의 폴더.

Verilog-AMS 예제 :

다음 회로는 SPI (Serial Peripheral Interface)가있는 DAC (Digital Analog Converter) 매크로와 디지털 SPI 신호를 생성하는 테스트 벤치 매크로를 포함합니다. DAC 모델은 Verilog AMS에 정의되어 있습니다. 흥미롭게도 왼쪽의 테스트 벤치는 다양한 HDL을 혼합하는 예제 인 VHDL로 작성되었지만 여기서는 오른쪽의 Verilog AMS 매크로에 집중할 것입니다. 이 회로 (DAC VAMS.TSC)는 TINA의 EXAMPLESVerilog AMS 폴더에 포함되어 있습니다.

TINA에서 DAC 매크로를 두 번 클릭하고 매크로 입력 버튼을 누르면 DAC 모델의 Verilog AMS 코드를 볼 수 있습니다.

 코드의 일부는 다음과 같습니다.

우리는 코드에 대한 상세한 분석을하지 않을 것입니다. 우리는 위의 첫 번째 부분에서 DA Verilog 모듈이 직렬 신호를 아날로그 신호 (VOUTA)로 변환한다는 것을 보여주고 싶습니다.

위에 표시된 매크로의 끝에서(TINA에서 아래로 스크롤할 수 있음) DA 모듈이 호출되고 간단한 opamp와 Verilog A 명령어를 사용하는 RC 필터에 의해 신호가 평활화됩니다. 위의 코드 조각에서 커패시터의 정의를 볼 수도 있습니다.